[发明专利]半导体存储器及其形成方法

权利要求书

1.一种半导体存储器的形成方法，其特征在于，包括如下步骤：

提供衬底，所述衬底包括存储区域以及位于所述存储区域外部的外围区域，所述衬底内部具有位于所述存储区域的多个位线接触部和多个电容接触部、以及位于所述外围区域的外围栅极接触部和外围电路接触部；

于所述存储区域上方形成与多个所述位线接触部分别接触的多条位线以及位于所述位线顶面的位线盖层、并同时于所述外围区域上方形成与所述外围栅极接触部接触的外围栅极以及覆盖于所述外围栅极顶面的外围栅极盖层；

形成至少覆盖于所述位线侧壁的位线隔离层、并同时形成至少覆盖于所述外围栅极侧壁的外围栅极隔离层；

刻蚀所述衬底的所述存储区域和所述外围区域，同时暴露所述电容接触部和所述外围电路接触部；

形成填充满相邻所述位线之间的间隙、并覆盖所述电容接触部、所述外围电路接触部、所述位线隔离层和所述外围栅极隔离层的第三导电层；

去除部分所述第三导电层，使得所述第三导电层的顶面位于所述位线盖层和所述外围栅极盖层之下，残留于所述存储区域的所述第三导电层作为第一电容导电层、残留所述外围区域的所述第三导电层作为第一外围导电层；于所述位线隔离层内形成第一空气隙、并同时于所述外围栅极隔离层内形成第二空气隙；

形成覆盖所述位线隔离层侧壁的辅助层；

形成覆盖所述第一电容导电层顶面和所述辅助层侧壁的第四导电层；

去除所述辅助层，形成包括所述第四导电层和所述第一电容导电层的电容接触结构；

去除所述外围电路接触部之外、以及部分所述外围电路接触部上方的所述第一外围导电层，仅保留覆盖于所述外围栅极隔离层侧壁上的所述第一外围导电层；

沉积第二介质层于所述外围区域的所述衬底表面，使得所述第二介质层覆盖所述外围电路接触部和所述第一外围导电层；

刻蚀所述第二介质层，在所述第二介质层中形成暴露所述第一外围导电层的顶面的通孔；

形成覆盖所述电容接触结构表面的第二电容导电层、并同时形成填充满所述通孔并覆盖所述第二介质层表面的第二外围导电层。

2.根据权利要求1所述的半导体存储器的形成方法，其特征在于，于所述存储区域上方形成与多个所述位线接触部分别接触的多条位线、并同时于所述外围区域上方形成与所述外围栅极接触部接触的外围栅极的具体步骤包括：

形成位线材料层于所述衬底表面，所述位线材料层至少覆盖所述存储区域的所述位线接触部和所述外围区域的所述外围栅极接触部；

图案化所述位线材料层，于所述存储区域形成与所述位线接触部接触的位线、并同时于所述外围区域形成与所述外围栅极接触部接触的外围栅极。

3.根据权利要求2所述的半导体存储器的形成方法，其特征在于，形成位线材料层于所述衬底表面的具体步骤包括：

形成第一导电层于所述衬底表面，所述第一导电层至少覆盖所述存储区域的所述位线接触部和所述外围区域的所述外围栅极接触部；

形成覆盖所述第一导电层的第二导电层；

形成覆盖所述第二导电层的第一介质层。

4.根据权利要求3所述的半导体存储器的形成方法，其特征在于，图案化所述位线材料层的具体步骤包括：

刻蚀所述第一介质层、所述第二导电层和所述第一导电层，于所述存储区域形成与所述位线接触部接触的位线以及位于所述位线顶面的位线盖层、并同时于所述外围区域形成与所述外围栅极接触部接触的外围栅极以及覆盖于所述外围栅极顶面的外围栅极盖层。

5.根据权利要求4所述的半导体存储器的形成方法，其特征在于，形成至少覆盖于所述位线侧壁的位线隔离层、并同时形成至少覆盖于所述外围栅极侧壁的外围栅极隔离层的具体步骤包括：

形成至少覆盖所述位线侧壁、所述位线盖层侧壁、所述外围栅极侧壁和所述外围栅极盖层侧壁的第一隔离层；

形成覆盖所述第一隔离层的第二隔离层；

形成覆盖所述第二隔离层的第三隔离层，覆盖所述位线侧壁和所述位线盖层侧壁的所述第一隔离层、所述第二隔离层和所述第三隔离层作为所述位线隔离层、覆盖所述外围栅极侧壁和所述外围栅极盖层侧壁的所述第一隔离层、所述第二隔离层和所述第三隔离层作为所述外围栅极隔离层。