[发明专利]半导体装置以及半导体装置的制造方法

说明书

本发明提供半导体装置以及半导体装置的制造方法。防止布线的宽度减少等不良情况的产生。半导体装置具备：半导体基板；种子层，形成在上述半导体基板上；以及布线，形成在上述种子层上，该布线包含拉开间隔排列的并列部分，并且在该并列部分形成沿上述并列的排列方向贯通的贯通路径。

技术领域

本发明涉及半导体装置以及半导体装置的制造方法。

背景技术

近年来，随着半导体装置的高集成化、高功能化、微小化，采用将布线埋入槽中且布线材料例如使用铜的布线结构。

为了制作该结构，在半导体基板上堆积种子层之后，使用光刻以及干式蚀刻工序等形成槽，并通过例如电镀法等堆积铜，能够形成在先前设置的槽中埋入铜而成的布线(参照专利文献1和专利文献2)。

在上述专利文献1和上述专利文献2中公开了一种发明，该发明涉及使用布线图案来形成电感器区域的半导体装置。

在上述专利文献1所公开的发明中公开了通过镶嵌法形成螺旋状的电感器区域。

另外，在上述专利文献2所公开的发明中公开了通过对利用电镀法形成的Cu膜进行湿式蚀刻来形成电感器区域的方法，其中，上述电感器区域是具有部分切口的圆状的区域。

在这里，使用图11～图18对通过上述专利文献2那样的电镀法形成上述专利文献1那样的螺旋状的电感器区域的方法进行说明。

如图11所示，在半导体基板501上形成Ti种子层502，在该Ti种子层502上形成Cu种子层503。

这些种子层除作为电镀的阴极的作用外，还具有如使与半导体基板501的粘合强度稳定化的粘着剂那样的功能。通过具有种子层，电镀获得可靠性高且稳定的粘合特性。

接下来，如图12所示，在Cu种子层503上涂敷规定厚度的抗蚀剂。

然后，利用光刻法，使用掩模部件，使抗蚀剂曝光，并去除曝光后的抗蚀剂，从而形成图13所示的具有开口槽505的抗蚀剂图案。

如图14所示，通过电镀法在开口槽505的内部形成布线506，该布线506包括Cu镀层。然后，在形成有布线506的状态下，利用有机溶剂等去除抗蚀剂504，从而形成如图15所示的包括布线506的电感器区域。

接下来，如图16所示，通过湿式蚀刻，去除Cu种子层503。但是，布线506间的间隔宽度W较窄，溶解生成物507不从布线506间向外流动，而滞留在布线506之间的内部。因此，湿式蚀刻的蚀刻率降低，在布线506之间的下部产生Cu残留508。

在该状态下，如图17所示，即使通过湿式蚀刻，去除Ti种子层502，残留于布线506之间的下部的Cu残留508也成为掩模，其下方的Ti种子层502不会被蚀刻而残留。

图18表示该电感器区域的俯视图，图11～图17所示的部位为沿着图18的AA线的剖视图。

专利文献1：日本特开2011-233807号公报

专利文献2：日本特开2004-22906号公报

观察图18的电感器区域的布线506的配置也可知，布线506间的间隔较窄，布线506间的空间受到限制，溶解生成物507容易滞留在这样的布线506之间的狭窄的空间内，变成容易产生Cu残留508的状态。

若延长Cu蚀刻的时间直到去除该Cu残留508，则布线506的Cu也被蚀刻，产生布线506的宽度变细这样的不良情况。

发明内容

本发明是鉴于上述的点而完成的，其目的在于防止布线的宽度减少等不良情况的产生。