[发明专利]一种适用于高性能DSP核时序收敛的精细化物理设计方法

权利要求书

1.一种适用于高性能DSP核时序收敛的精细化物理设计方法，其特征在于，包括以下步骤：

（1）逻辑综合，输入设计文件，所述设计文件包括前端代码、设计约束文件、标准单元库文件、硬核IP库文件；基于Design Compiler工具配置综合环境参数，进行预综合，初始对所有模块不进行打散群组操作，根据综合产生的时序报告找出高性能DSP核中没有收敛的数据路径，将数据路径长度大于时钟周期的数据路径进行有针对性打散群组，形成初步精细化综合策略；将初步精细化综合策略迭代到新的综合中，直到综合的时序报告已经时序收敛，并且形式验证通过，形成最终的精细化综合策略，逻辑综合完成；

（2）布局规划floorplan，基于INNOVUS工具，进行精细化的floorplan，根据高性能DSP核中的大位宽数据流，先对高性能DSP核中的子模块划分在芯片中的物理位置，并针对不同模块的特性，对其约束类型参数设置为guide或者region；然后再将子模块中调用的硬核IP放到该子模块的位置中，并在硬核IP周围打上一圈放置阻塞placement blockage，参数类型为soft；

（3）布局place，基于INNOVUS工具，开启INNOVUS工具中的early clock和useful skew功能，根据place阶段的时序报告找出建立时间违例的数据路径，统计出违例数据路径上出现频率较多的标准单元，将该部分标准单元的阈值电压降低，迭代布局place过程，直到布局place阶段的时序报告已经时序收敛，布局place完成；

（4）时钟树综合cts，基于INNOVUS工具，开启INNOVUS工具中的ccopt引擎和usefulskew功能，根据时钟树综合cts阶段的时序报告，将到硬核IP以及标准单元的时钟树有针对性的做短或做长，并且对时钟网络进行屏蔽防护；

（5）布线route，基于INNOVUS工具，进行布线route，并在布线之后依次进行如下步骤：

步骤a，进行第一次建立时间的违例修复，

步骤b，进行第一次保持时间的违例修复，

步骤c，进行第二次建立时间的违例修复，

步骤d，进行第二次保持时间的违例修复；

（6）静态时序分析，基于PrimeTime工具进行静态时序分析，如果最差的建立时间违例大于等于30ps，或者最差的保持时间违例大于等于15ps，则返回步骤（2）重新迭代，调整步骤（2）至步骤（5）的策略；如果最差的建立时间违例小于30ps，且最差的保持时间违例小于15ps，则启动时序工程变更指令，找出建立时间违例的数据路径，将建立时间违例路径上标准单元的阈值电压参数降低；找出保持时间违例的数据路径，将保持时间违例路径上标准单元的阈值电压参数升高，或者在违例路径上添加缓冲器；如果建立时间和保持时间均没有违例，则时序收敛，静态时序分析结束，精细化物理设计完成。

2.根据权利要求1所述的一种适用于高性能DSP核时序收敛的精细化物理设计方法，其特征在于，步骤（1）中对所述高性能DSP核中浮点运算的部分子模块进行了精细化打散群组操作。

3.根据权利要求1所述的一种适用于高性能DSP核时序收敛的精细化物理设计方法，其特征在于，步骤（2）中floorplan结合了所述高性能DSP核的大位宽数据流向，将与输入输出端口连接紧密的模块放在了离端口较近的位置；将与输入输出接口没有直接联系、且时序较松的模块放在离端口较远的位置；将数据交互较多的模块放在中心区域。

4.根据权利要求1所述的一种适用于高性能DSP核时序收敛的精细化物理设计方法，其特征在于，步骤（3）中place阶段将违例路径中出现频率较高的标准单元的阈值电压参数类型换成了ULVT，其它标准单元的阈值电压参数类型最低用到LVT，其中阈值电压参数值ULVT低于LVT。

5.根据权利要求1所述的一种适用于高性能DSP核时序收敛的精细化物理设计方法，其特征在于，步骤（4）中的时钟网络用对地电源VSS进行屏蔽防护，并且时钟树综合结束后将完成的时钟树固定住，步骤（5）和步骤（6）不会改变时钟树结构。