[发明专利]一种CFET结构、其制备方法以及应用其的半导体器件

说明书

本发明涉及一种CFET结构、其制备方法以及应用其的半导体器件，具体为提供基底，在基底上形成基础鳍片结构，在所示基础鳍片上形成第一堆栈部和第二堆栈部，第二堆栈部竖直地堆栈在所述第一堆栈部上；所述第一堆栈部具有至少一个I型沟道结构；所述第二堆栈部具有至少一个II型沟道结构；所述第一堆栈部中I型沟道结构的晶面方向垂直于第二堆栈部中II型沟道结构的晶面方向。形成第一环绕式栅极结构，其设置在所述I型沟道结构周围；形成第二环绕式栅极结构，其设置在所述II型沟道结构周围。与现有技术相比，本发明有益的技术效果为：本发明利用侧墙掩蔽与选择性分步刻蚀结合的方法，实现Vertical Nano‑sheet与Horizontal Nano‑sheet的垂直集成，达到同时优化NMOS与PMOS沟道晶向的目的，实现在单一晶圆上NMOS与PMOS的性能同时优化。

技术领域

本发明涉及半导体集成技术领域，尤其涉及一种CFET结构的制备方法和半导体器件。

背景技术

在互补场效应晶体管(Complementary Field-Effect Transistor,CFET)器件结构中， nFET和pFET共用一个栅电极作为信号输入端，共用一个漏极作为信号输出端，源电极分别接地和供电电源。在保留垂直堆栈纳米线或纳米薄片环绕式栅极场效应晶体管电完整性的同时，又大大节省芯片面积，增强器件驱动电流，提高芯片器件集成度。n、p垂直堆栈极大地缩小了CMOS电路面积，实现超高的集成度。面积缩放带来了功率和性能上的优势。就静电控制而言，n、p垂直堆栈组成的互补环绕式栅极器件(Gate-All-Around,GAA)结构，NFET与 PFET可以采用不同的晶向、不同的沟道材料，以最优化nFET和pFET载流子迁移率。与传统晶体管相比，CFET具有完整的CMOS晶体管功能，接近理想的亚阈值摆幅、极低的漏电流、极低的噪声、更小的迁移率恶化及高可靠性，且GAA对门有更好地控制，提高了性能，减小了泄露。

在目前通过外延沟道方式制造的CFET结构中，通常将PMOS置于底层，NMOS置于顶层，以方便在底层PMOS器件施加应力方案提高PMOS器件的性能；由于顶层器件无法施加应力或现有应力方案收益低，使得顶层NMOS器件性能很差，难以调控NMOS与PMOS平衡；在目前通过外延沟道方式制造的CFET结构中，NMOS与PMOS的沟道晶面为同一晶面，不能同时优化电子与空穴的迁移率。

发明内容

为了克服上述技术问题，本发明公开了如下技术方案：

一种CFET结构，其特征在于：包括：

衬底；

第一堆栈部，其设置在所述衬底上并且具有至少一个I型沟道结构；

第二堆栈部，其竖直地堆栈在所述第一堆栈部上，并且所述第二堆栈部具有至少一个II 型沟道结构；

第一环绕式栅极结构，其设置在所述I型沟道结构周围；

第二环绕式栅极结构，其设置在所述II型沟道结构周围；

所述第一堆栈部中I型沟道结构的晶面方向垂直于第二堆栈部中II型沟道结构的晶面方向。

一种制备CFET器件的方法，其特征在于：包括如下步骤：

提供基底，在基底上形成基础鳍片结构，

在所示基础鳍片上形成第一堆栈部和第二堆栈部，第二堆栈部竖直地堆栈在所述第一堆栈部上；所述第一堆栈部具有至少一个I型沟道结构；所述第二堆栈部具有至少一个II型沟道结构；所述第一堆栈部中I型沟道结构的晶面方向垂直于第二堆栈部中II型沟道结构的晶面方向；

形成第一环绕式栅极结构，其设置在所述I型沟道结构周围；

形成第二环绕式栅极结构，其设置在所述II型沟道结构周围。