[发明专利]阵列基板及其制作方法、显示面板和显示装置

说明书

本申请提供一种阵列基板及其制作方法、显示面板和显示装置，以降低栅极与源极短路不良以及源极与公共电极走线短路不良的产生，从而提高了产品良率。该阵列基板沿厚度方向包括：衬底基板；栅极线固定部和公共电极，栅极线固定部和公共电极的材料为相同的导电材料且位于同一结构层中；设置在栅极线固定部上的栅极线、以及设置在公共电极上的公共电极走线，所述栅极线固定部用于将所述栅极线固定于所述衬底基板上。该显示面板包括该阵列基板。该显示装置包括该显示面板。该制作方法用于制作该阵列基板。

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。

背景技术

随着人们生活日新月异的发展，消费者对显示产品的画面品质需求越来越高，各种8K高分辨率、120Hz高刷新率的产品也应运而生。由于高端产品对充电率的需求，需要进一步提升栅极良率与性能以满足目前产品的需求，但是，由于目前栅极线多采用铜(Cu)材料，实际生产过程中，需要采用钼锂(MoNb)增加铜(Cu)与玻璃的粘附力，防止镀膜过程中膜铜出现脱落现象。

目前钼锂靶材成本较高，而且镀膜过程中会产生细小颗粒，如图1所示，这种细小颗粒P时常会引起的阵列基板的电路不良，导致栅极与源极短路不良或者源极与公共电极走线短路不良，影响产品良率。栅极半透膜曝光工艺(Half-Tone)可以在栅极成膜过程中不用钼锂靶材进行成膜，但该工艺由于产品良率问题很难应用于窄边框产品中。所以对于这类窄边框产品，无法采用栅极半透膜曝光工艺规避钼锂靶材造成的颗粒不良。

栅极半透膜曝光工艺(Half-Tone)由于要进行两次刻蚀，故最终栅极尺寸与曝光后栅极尺寸差值为3.6um-4.2um水平，对于普通曝光工艺，此差值一般为1.2um-1.5um水平。如图2所示，栅极半透膜曝光工艺由于要进行两次刻蚀，栅极60’的两侧会分别出现1.1um-1.5um的多余部分W，造成尺寸差值过大。显示屏外围走线整体尺寸多设计在12um-13.4um，客户对产品需求窄边框设计，经常需要将该尺寸设计在11.4um水平。由于栅极半透膜曝光工艺最终栅极尺寸与曝光后栅极尺寸差值过大，经常会导致外围走线断裂不良高发，良率无法满足生产需求和客户供应。鉴于此类情况，只能采用普通曝光工艺对应。

因此，如何在现有的工艺条件下，降低栅极与源极短路不良以及源极与公共电极走线短路不良，是本领域亟待解决的技术难题。

发明内容

本申请提供一种阵列基板及其制作方法、显示面板和显示装置，能够降低栅极与源极短路不良以及源极与公共电极走线短路不良的产生，从而提高了产品良率。

根据本申请实施例的第一方面，提供一种阵列基板，所述阵列基板沿厚度方向包括：

衬底基板；

设置在衬底基板上且相互绝缘设置的栅极线固定部和公共电极，所述栅极线固定部和所述公共电极的材料为相同的导电材料且位于同一结构层中；

设置在所述栅极线固定部上的栅极线、以及设置在所述公共电极上的公共电极走线，所述栅极线固定部用于将所述栅极线固定于所述衬底基板上，所述栅极线和所述公共电极走线的材料相同且位于同一结构层中，所述栅极线和所述公共电极走线相互绝缘设置；

位于所述衬底基板上的第一绝缘层，所述第一绝缘层覆设于所述栅极线、所述公共电极走线以及所述公共电极上；

位于所述第一绝缘层上的第二绝缘层，以及位于所述第二绝缘层上的像素电极。

可选的，所述栅极线固定部和所述公共电极的材料为相同的金属材料。

可选的，所述栅极线固定部和所述公共电极的材料为相同的透明导电材料。

可选的，所述栅极线固定部在所述衬底基板上的正投影与所述栅极线在所述衬底基板上的正投影完全重合。