[发明专利]带隙基准电压源电路及电子设备

说明书

本申请提供一种带隙基准电压源电路及电子设备，所述带隙基准电压源电路包括启动电路、操作放大器电路和输出电压电路，所述启动电路用于为所述带隙基准电压源电路提供参考电压，以避免所述带隙基准电压源电路工作在零状态区；所述操作放大器电路电连接所述启动电路，用于根据所述参考电压为所述输出电压电路产生工作电流；所述输出电压电路电连接所述操作放大器电路，用于接收所述工作电流，并根据所述工作电流以预设比例对所述参考电压进行放大或缩小，以得到零温度系数的基准电压。本申请实施例可以产生零温度系数的基准电压，具有低压启动和高电源纹波抑制比和面积小的优点。

技术领域

本申请涉及一种基准电压源电路，尤其涉及一种带隙基准电压源电路及电子设备。

背景技术

随着集成电路工艺的不断进步，带隙基准源越来越广泛的应用于各种电子系统。带隙基准为系统提供了基准的电压，其性能将直接影响整个系统的工作性能。因此，要求其输出基准电压具有较低的温度系数以及较高的精度，即电路分布范围比较小、噪声小及温度系数比较小。

图1所示为电源系统中常用的自偏压带隙电压源电路，其中耗尽型NMOS管MD1和NMOS管MN2串联，并且耗尽型NMOS管MD1和NMOS管MN2之间的节点可以输出VREF电压，因此该电路具有面积小、低压启动和高电源纹波抑制比(Power Supply Rejection Ratio，PSRR)的优点。

然而，该电路也存在一些缺点，例如，由于VREF电压与制程相关且VREF节点为高阻抗，因此该带隙电压源电路需要增加缓冲器电路，来调整VREF电压到需求电压。此外，若增加缓冲器电路，将会使得此带隙电压源电路的低压和高PSRR被缓冲器电路所限制。

发明内容

鉴于上述内容，有必要提供一种带隙基准电压源电路及电子设备，本申请实施例可以产生零温度系数的基准电压，具有低压启动和高电源纹波抑制比和面积小的优点。

本申请的实施例提供一种带隙基准电压源电路，用于产生一基准电压，所述带隙基准电压源电路包括启动电路、操作放大器电路和输出电压电路：所述启动电路用于为所述带隙基准电压源电路提供参考电压，以避免所述带隙基准电压源电路工作在零状态区；所述操作放大器电路电连接所述启动电路，用于根据所述参考电压为所述输出电压电路产生工作电流；所述输出电压电路电连接所述操作放大器电路，用于接收所述工作电流，并根据所述工作电流以预设比例对所述参考电压进行放大或缩小，以得到零温度系数的基准电压。

作为一种优选方案，所述启动电路包括第一NMOS管和第二NMOS管，所述第一NMOS管的漏极电连接电源，所述第一NMOS管的栅极电连接所述第二NMOS管的栅极，所述第一NMOS管M1源极电连接所述第二NMOS管M2的漏极，所述第二NMOS管M2的源极接地。

作为一种优选方案，所述第一NMOS管的栅极与所述第二NMOS管M2的栅极之间具有第一节点，所述第一NMOS管的源极与所述第二NMOS管的漏极之间具有第二节点，所述第一节点电连接所述第二节点，所述第二节点输出所述启动电路的参考电压。

作为一种优选方案，所述操作放大器电路包括第一PMOS管和第二PMOS管，所述第一PMOS管的源极电连接所述电源，所述第一PMOS管的栅极电连接所述第二PMOS管的栅极，所述第二PMOS管的源极电连接所述电源，所述第一PMOS管的漏极电连接于所述第一PMOS管的栅极与所述第二PMOS管的栅极之间的第三节点。

作为一种优选方案，所述操作放大器电路还包括第三NMOS管、第四NMOS管和第五NMOS管，所述第二PMOS管的漏极电连接所述第三NMOS管的漏极，所述第三NMOS管的漏极电连接所述输出电压电路，所述第三NMOS管的源极电连接所述第四NMOS管的漏极，所述第四NMOS管的源极接地，所述第四NMOS管的漏极还电连接所述第五NOMS管的源极，所述第五NMOS管的漏极电连接所述第一PMOS管的漏极，所述第五NMOS管的栅极电连接所述第四NMOS管的栅极。