[发明专利]FinFET器件及方法

说明书

本公开总体涉及FinFET器件及方法。一种器件包括：鳍，从半导体衬底延伸；栅极堆叠，在鳍之上；间隔件，在栅极堆叠的侧壁上；源极/漏极区域，在鳍中与间隔件相邻；层间电介质层(ILD)，在栅极堆叠、间隔件和源极/漏极区域之上延伸；接触插塞，延伸穿过ILD并接触源极/漏极区域；电介质层，包括位于ILD的顶表面上的第一部分以及在ILD和接触插塞之间延伸的第二部分，其中，第二部分的顶表面比ILD的顶表面更靠近衬底；以及气隙，在间隔件和接触插塞之间，其中，电介质层的第二部分密封气隙的顶部。

技术领域

本公开总体涉及FinFET器件及方法。

背景技术

半导体器件被用于各种电子应用，例如，个人计算机、蜂窝电话、数码相机、以及其他电子设备。半导体器件通常通过以下方式来制造：在半导体衬底之上顺序地沉积材料的绝缘层或电介质层、导电层和半导体层，并使用光刻对各个材料层进行图案化以在其上形成电路组件和元件。

半导体行业通过不断减小最小特征尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。然而，随着最小特征尺寸的减小，出现了应解决的其他问题。

发明内容

根据本公开的一个实施例，提供了一种半导体器件，包括：鳍，从半导体衬底延伸；栅极堆叠，在所述鳍之上；间隔件，在所述栅极堆叠的侧壁上；源极/漏极区域，在所述鳍中与所述间隔件相邻；层间电介质层(ILD)，在所述栅极堆叠、所述间隔件和所述源极/漏极区域之上延伸；接触插塞，延伸穿过所述ILD并接触所述源极/漏极区域；电介质层，包括位于所述ILD的顶表面上的第一部分以及在所述ILD和所述接触插塞之间延伸的第二部分，其中，所述第二部分的顶表面比所述ILD的顶表面更靠近所述衬底；以及气隙，在所述间隔件和所述接触插塞之间，其中，所述电介质层的第二部分密封所述气隙的顶部。

根据本公开的另一实施例，提供了一种用于形成半导体器件的方法，包括：形成从衬底突出的鳍；在所述鳍的沟道区域之上形成栅极结构；沿着所述栅极结构的侧壁形成栅极间隔件；在所述鳍中形成与所述沟道区域相邻的外延区域；在所述栅极结构和所述栅极间隔件之上沉积第一电介质层，所述第一电介质层包括第一电介质材料；形成接触插塞，所述接触插塞延伸穿过所述第一电介质层并接触所述外延区域，其中，气隙将所述接触插塞和所述栅极间隔件分开；在所述第一电介质层之上以及在所述接触插塞之上沉积第二电介质层，包括用所述第二电介质层来密封所述气隙的下部区域，其中，所述第二电介质层包括不同于所述第一电介质材料的第二电介质材料；蚀刻所述第二电介质层以暴露所述接触插塞，其中，在蚀刻所述第二电介质层之后，所述第二电介质层的剩余部分密封所述气隙的下部区域；以及在所述接触插塞上沉积导电材料，包括在所述接触插塞和所述第一电介质材料之间以及所述第二电介质层的剩余部分上沉积所述导电材料。根据本公开的又一实施例，提供了一种用于形成半导体器件的方法，包括：在半导体鳍之上形成栅极堆叠；在所述半导体鳍中形成与所述栅极堆叠相邻的外延源极/漏极区域；在所述栅极堆叠之上以及在所述外延源极/漏极区域之上沉积第一电介质层；在所述第一电介质层中形成开口以暴露所述外延源极/漏极区域；在所述开口内沉积牺牲材料；在所述开口内的所述牺牲材料之上沉积第一导电材料；去除所述牺牲材料以形成间隙；在所述第一电介质层之上、所述导电材料之上、以及所述间隙之上沉积第二电介质层，其中，所述第二电介质层延伸到所述间隙中第一距离；以及蚀刻所述第二电介质层以暴露所述第一导电材料，其中，所述第二电介质层的第一部分在所述蚀刻之后保留在所述间隙内。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可被任意增大或减小。

图1以三维视图示出了根据一些实施例的FinFET的示例。