[发明专利]高可靠板级扇出型SiC MOSFET封装结构优化方法

权利要求书

1.一种高可靠板级扇出型SiC MOSFET封装结构优化方法，其特征在于，具体步骤如下：

步骤一：建立SiC MOSFET模块的三维模型，确定其基本结构与参数；SiC MOSFET模块上设置若干组散热通孔；SiC MOSFET模块包括阻焊层、重布线层RDL、固化预料层、基板和SiC芯片；SiC MOSFET模块的最外层是阻焊层，阻焊层通过重布线层RDL和固化预料层连接，SiC芯片分布在基板上，基板设置在两个固化预料层之间；

步骤二：根据建立好的模型，在基板上确定芯片分布的可行域，并计算其尺寸大小，同时得到蚁群神经网络算法的变量取值范围，确定蚁群神经网络算法的种群初始化参数；

步骤三：对于可行域内的芯片分布，进行实验设计，细分可行域，确定仿真次数与仿真顺序并确保实验设计的位置参数包含整个可行域且分布均匀细密；

步骤四：根据JEDEC标准确定温度循环仿真的环境参数与边界条件，再依据步骤三中的仿真顺序进行有限元仿真；

步骤五：构建芯片分布与散热温度和热应力的神经网络训练数据集，利用蚁群神经网络算法进行迭代得出最终使温度和应力达到最优的结果；其中，蚁群神经网络算法的具体过程如下：

（1）初始化算法的参数；

（2）随机产生蚂蚁初始位置，并计算其适应度函数值，将其设置为初始信息素，接着计算状态转移概率；

（3）进行蚁群的位置更新，具体步骤为：当状态转移概率小于转移概率常数时，进行局部搜索；反之，进行全局搜索，产生新的蚂蚁位置，并利用边界吸收方式进行边界条件处理，最后，将蚂蚁位置界定在取值范围内；

（4）利用神经网络算法预测新的蚂蚁位置的适应度值，从而判断蚂蚁是否移动，更新信息素；

（5）判断是否满足终止条件：若满足，则停止搜索，输出优化值；反之，继续迭代优化。

2.如权利要求1所述的SiC MOSFET封装结构优化方法，其特征在于：步骤二中，可行域的约束条件为模块各封装层的约束，保证每层的结构间有一定的预留空间，不会出现接触和挤压的现象。

3.如权利要求2所述的SiC MOSFET封装结构优化方法，其特征在于：可行域的具体约束包括模块通孔位置、芯片大小、RDL层限制和阻焊层限制。

4.如权利要求1所述的SiC MOSFET封装结构优化方法，其特征在于：步骤五中，神经网络算法为BP神经网络算法。

5.如权利要求4所述的SiC MOSFET封装结构优化方法，其特征在于： BP神经网络隐含层的节点数设置为9，BP神经网络的最大迭代次数设置为1000，采用梯度下降法学习，BP神经网络所使用的代价函数为二次代价函数，代价函数如下：

其中；

由于自变量为2，则n取2，最后的代价函数如下：

其中。