[发明专利]半导体封装的测试装置

权利要求书

1.一种半导体封装的测试装置，涉及一种用于测试层叠封装类型(POP)的半导体封装的半导体封装的测试装置，其特征在于，

包括：

下部测试座，安装在提供测试信号的测试器板，并具有多个测试座探针，该测试座探针与下部封装的下部端子联接而将所述下部封装与所述测试器板电连接；

推送器，结合上部封装，并具有以接近所述下部测试座侧或远离所述下部测试座的方式移动的推送器主体；

上部测试座，具有：绝缘垫和多个导电部，其中，所述绝缘垫，由非弹性绝缘材料构成，并与所述推送器主体结合；所述多个导电部，支撑在所述绝缘垫上，并以在弹性绝缘物质内包含多个导电粒子的形式构成，以使所述导电部的一端与所述上部封装的上部封装端子接触，另一端与所述下部封装的上部端子联接；及

吸附垫，具有接收通过所述推送器提供的真空压的吸入孔，与所述绝缘垫结合，以吸附所述下部封装，

所述吸附垫以可移动的方式配置于在所述绝缘垫设置的绝缘垫孔。

2.根据权利要求1所述的半导体封装的测试装置，其特征在于，

所述导电部包括：

导电部凸块，从所述绝缘垫的下面突出，以压缩所述下部封装的上部端子。

3.根据权利要求2所述的半导体封装的测试装置，其特征在于，

包括：

压缩控制垫片，附着在所述绝缘垫的下面，在各个所述导电部凸块的下端部形成围绕所述导电部凸块的下端部的贯通孔，并在所述贯通孔和所述导电部凸块的下端部之间形成空间部。

4.根据权利要求3所述的半导体封装的测试装置，其特征在于，

所述贯通孔的所述空间部的体积在大于所述导电部凸块的上端部的体积的0.2倍且小于所述导电部凸块的上端部的体积的1.2倍的范围内。

5.根据权利要求1所述的半导体封装的测试装置，其特征在于，

在所述上部封装端子的表面涂覆防氧化金属。

6.根据权利要求1所述的半导体封装的测试装置，其特征在于，

在所述上部封装和上部测试座之间插入PCB连接件，所述PCB连接件在形成导电通道的导通孔的上面和下面分别设置涂覆防氧化金属的垫，在形成于所述上面的垫接触所述上部封装的上部封装端子，在形成于所述下面的垫接触所述上部测试座的所述导电部。

7.根据权利要求5或6所述的半导体封装的测试装置，其特征在于，

所述防氧化金属为金、钯、铑、钴或其中两种以上的合金金属。

8.根据权利要求1所述的半导体封装的测试装置，其特征在于，

所述推送器包括：

腔体，配置在所述推送器主体，以使向外部开放而用于容纳所述上部封装，

所述上部测试座与所述推送器主体结合而密封所述腔体。

9.根据权利要求1所述的半导体封装的测试装置，其特征在于，

包括：

引导外壳，具有容纳所述下部封装的容纳槽，并配置在所述下部测试座的上侧，

所述推送器包括：

卡台，以限制接近所述下部测试座侧的所述推送器主体的移动距离的方式设置在所述推送器主体而与所述引导外壳接触。

10.根据权利要求1所述的半导体封装的测试装置，其特征在于，

包括：

引导外壳，具有容纳所述下部封装的容纳槽，并配置在所述下部测试座的上侧，

在所述推送器主体和所述引导外壳中的任一个设置排列孔，在另一个设置插入于所述排列孔的排列销，以使排列接近所述下部测试座侧的所述推送器主体。

11.根据权利要求1所述的半导体封装的测试装置，其特征在于，

所述推送器包含：

缓冲单元，与所述推送器主体结合，以缓冲所述推送器主体从驱动部获得的压力而限制所述上部测试座施加至所述下部封装的荷重。

12.根据权利要求1所述的半导体封装的测试装置，其特征在于，

包括：

支撑薄膜，具有供插入所述上部封装的上部封装端子的多个薄膜孔，并介于所述上部封装和所述上部测试座之间而分隔所述上部封装和所述上部测试座。