[发明专利]半导体器件及其形成方法在审

专利信息
申请号: 202110318583.2 申请日: 2021-03-25
公开(公告)号: CN113363213A 公开(公告)日: 2021-09-07
发明(设计)人: 陈俊翰;李振铭;杨复凯;王美匀 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L27/092
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 及其 形成 方法
【权利要求书】:

1.一种形成半导体器件的方法,包括:

在外延源极/漏极区上沉积层间电介质(ILD)层,所述外延源极/漏极区包括主层、在所述主层上的半导体接触蚀刻停止层(CESL)和在所述半导体CESL上的伪层;

通过所述ILD层暴露所述伪层的第一部分;

通过第一蚀刻工艺去除所述伪层的所述第一部分以暴露所述半导体CESL的第二部分,所述第一蚀刻工艺以比所述半导体CESL更大的速率蚀刻所述伪层;

去除所述半导体CESL的所述第二部分以暴露所述主层的第三部分;以及

在所述主层的所述第三部分上形成第一源极/漏极接触件。

2.根据权利要求1所述的方法,其中,所述伪层由硅锗形成,所述半导体CESL由硅形成,所述主层由磷掺杂的硅或硼掺杂的硅锗形成,并且所述第一蚀刻工艺包括:

用H2SO4和H2O2的混合物持续时间为5秒至300秒来蚀刻所述硅锗。

3.根据权利要求1所述的方法,其中,所述伪层由氧化铝形成,所述半导体CESL由硅形成,所述主层由磷掺杂的硅或硼掺杂的硅锗形成,所述第一蚀刻工艺包括:

用氨(NH3)持续5秒至200秒范围内的时间来蚀刻氧化铝。

4.根据权利要求1所述的方法,其中,去除所述半导体CESL的所述第二部分包括:

氧化所述半导体CESL的所述第二部分以形成电介质层;以及

通过第二蚀刻工艺去除所述电介质层,所述第二蚀刻工艺以比所述主层更大的速率蚀刻所述电介质层。

5.根据权利要求4所述的方法,其中,所述半导体CESL由硅形成,所述电介质层由氧化硅形成,并且所述第二蚀刻工艺包括:

用稀氢氟酸(dHF)持续10秒至30秒范围内的时间来蚀刻氧化硅。

6.根据权利要求1所述的方法,其中,暴露所述伪层的所述第一部分包括去除所述ILD层在所述外延源极/漏极区上方的部分以形成开口,所述开口比所述半导体CESL的第二部分宽,还包括:

在所述开口中形成硅化物,所述硅化物设置在所述第一源极/漏极接触件与所述外延源极/漏极区之间。

7.根据权利要求1所述的方法,其中,暴露所述伪层的所述第一部分包括去除所述ILD层的在所述外延源极/漏极区上方的部分以形成开口,所述开口比所述半导体CESL的第二部分窄,还包括:

在所述开口中形成接触间隔件,所述接触间隔件围绕所述第一源极/漏极接触件;以及

在所述开口中形成硅化物,所述硅化物设置在所述第一源极/漏极接触件与所述外延源极/漏极区之间。

8.根据权利要求1所述的方法,其中,所述外延源极/漏极区还包括在所述伪层上的结束层,并且还包括:

在所述结束层上沉积电介质CESL,所述ILD层沉积在所述电介质CESL上方;

通过所述电介质CESL暴露所述结束层的第四部分;以及

去除所述结束层的所述第四部分以暴露所述伪层的所述第一部分,在形成所述第一源极/漏极接触件之后,所述结束层的第五部分保留在所述电介质CESL和所述主层之间。

9.一种半导体器件,包括:

半导体衬底;

第一鳍,从所述半导体衬底延伸;

第二鳍,从所述半导体衬底延伸;

外延源极/漏极区,包括:

主层,位于所述第一鳍和所述第二鳍中,所述主层包括第一半导体材料,所述主层具有上刻面表面和下刻面表面,所述上刻面表面和所述下刻面表面分别从第一鳍和第二鳍的对应表面升高;以及

半导体接触件蚀刻停止层(CESL),接触所述主层的所述上刻面表面和所述下刻面表面,所述半导体CESL包括第二半导体材料,所述第二半导体材料不同于所述第一半导体材料。

10.一种半导体器件,包括:

半导体衬底;

第一鳍,从所述半导体衬底延伸;

第二鳍,从所述半导体衬底延伸;

外延源极/漏极区,包括:

主层,位于所述第一鳍和所述第二鳍中,所述主层包括掺杂的半导体材料;

第一接触件蚀刻停止层(CESL),位于所述主层上,所述第一CESL包括未掺杂的半导体材料;和

结束层,位于所述第一CESL上,所述结束层包括掺杂的半导体材料;

第二CESL,位于所述结束层上,所述第二CESL包括电介质材料;

层间电介质(ILD)层,位于所述第二CESL上;以及

源极/漏极接触件,延伸穿过所述ILD层、所述第二CESL、所述结束层和第一CESL,所述源极/漏极接触件接触所述主层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202110318583.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top