[发明专利]半导体器件及其形成方法

说明书

方法包括：在晶圆的第一导电部件上方形成晶种层，在该晶种层上形成图案化镀掩模，以及在该图案化镀掩模中的开口中镀第二导电部件。该镀包括执行多次镀循环，每个镀循环都包括使用第一镀电流密度执行的第一镀工艺，以及使用小于第一镀电流密度的第二镀电流密度执行的第二镀工艺。然后去除图案化镀掩模，并蚀刻晶种层。本申请的实施例还涉及半导体器件及其形成方法。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

在集成电路的形成中，晶体管等集成电路器件形成于晶圆上半导体衬底的表面处。然后，在该集成电路器件上方形成互连结构。在互连结构的上方形成电耦合至互连结构的金属焊盘。在金属焊盘上方形成钝化层和第一聚合物层，且通过钝化层和第一聚合物层上的开口暴露金属焊盘。

然后形成再分布线，以连接至金属焊盘顶面，之后在再分布线上方形成第二聚合物层。形成，延伸至第二聚合物层中的开口中的凸块下金属层(UBM)，其中，UBM电连接至再分布线。焊球可置于UBM上方，并回流焊球。

发明内容

本申请的一些实施例提供了一种形成半导体器件的方法，包括：在晶圆的第一导电部件上方形成晶种层；在所述晶种层上方形成图案化镀掩模；在所述图案化镀掩模中的开口中镀第二导电部件，其中，所述镀包括执行多次镀循环，所述多次镀循环的每个都包括：使用第一镀电流密度执行的第一镀工艺；以及使用小于所述第一镀电流密度的第二镀电流密度执行的第二镀工艺；去除所述图案化镀掩模；以及蚀刻所述晶种层。

本申请的另一些实施例提供了一种半导体器件，包括：第一介电层；再分布线，包括位于所述第一介电层上方的部分，其中，所述再分布线的所述部分包括：多个纳米柱，沿与所述第一介电层的主顶面垂直的方向延伸，其中，所述多个纳米柱的每一个还包括多个纳米板；以及第二介电层，在所述再分布线的侧壁和第二顶面上延伸。

本申请的又一些实施例提供了一种半导体器件，包括：第一钝化层；再分布线，包括晶种层和位于所述晶种层上方的导电部件，其中，所述导电部件包括：通孔部分，延伸至所述第一钝化层中，其中所述通孔部分具有多晶结构；线部分，其中，所述线部分包括位于所述通孔部分和所述第一钝化层上方的多个纳米柱；以及第二钝化层，在所述多个纳米柱的侧壁和顶面上延伸。

附图说明

当与附图一起阅读时，根据以下详细描述可以最好地理解本发明的各方面。应注意，根据行业中的标准实践，各种部件未按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增大或减小。

图1至图15示出了根据一些实施例的器件形成的中间阶段的截面图。

图16示出了根据一些实施例的再分布线中的纳米柱的截面示意图。

图17示出了根据一些实施例的纳米柱以及纳米柱中相应纳米板的截面示意图。

图18示出了根据一些实施例的纳米板的截面图。

图19A、图19B、图19C和图19D示出了根据一些实施例的纳米柱中纳米板形成的中间阶段的截面图。

图20示出了根据一些实施例的再分布线中的纳米柱和纳米板的顶视图。

图21示出了根据一些实施例的两条再分布线的顶视图。

图22示出了根据一些实施例的用于形成器件的工艺流程。

具体实施方式