[发明专利]半浮栅存储器及其制造工艺

权利要求书

1.一种半浮栅存储器,其特征在于，包括：

衬底；

隧穿层，设于所述衬底的上表面；

第一半导体，包括覆盖端和邻接端，所述邻接端设于所述衬底且一侧邻接所述隧穿层，所述覆盖端覆盖所述隧穿层，所述第一半导体与所述衬底构成二极管结构；

半浮栅，覆盖所述第一半导体，所述半浮栅具有深能级缺陷；

还包括阻挡层、栅极和侧墙；

所述阻挡层覆盖所述半浮栅，所述栅极覆盖所述阻挡层，所述隧穿层、所述第一半导体、所述半浮栅、所述阻挡层和所述栅极依次层叠设于所述衬底的上表面，形成叠层结构，所述叠层结构与所述衬底结合形成凸形结构；

所述侧墙设于所述叠层结构的两侧，且分别与所述叠层结构的两侧连接，所述侧墙的一端设于所述衬底。

2.根据权利要求1所述的半浮栅存储器，其特征在于：

所述侧墙、所述栅极与所述衬底组合形成腔室，所述阻挡层、所述半浮栅、所述隧穿层和所述第一半导体均位于所述腔室内。

3.根据权利要求2所述的半浮栅存储器，其特征在于，还包括：

源区和漏区，所述源区和所述漏区均设于所述衬底，且所述源区和所述漏区分别与两侧的所述侧墙抵接。

4.根据权利要求3所述的半浮栅存储器，其特征在于：

所述衬底的组成材料包括第一导电材料，所述第一半导体的组成材料包括第二导电材料，所述第一导电材料和所述第二导电材料的导电类型相反。

5.一种如权利要求1-4中任一项所述的半浮栅存储器的制造工艺，其特征在于，包括：

S01：提供所述衬底；

S02：在所述衬底的上表面生成所述隧穿层和所述第一半导体，所述第一半导体包括所述覆盖端和所述邻接端，所述邻接端设于所述衬底且一侧邻接所述隧穿层，所述覆盖端覆盖所述隧穿层，所述第一半导体与所述衬底构成二极管结构；

S03：在所述第一半导体上设置具有深能级缺陷的所述半浮栅，所述半浮栅覆盖所述第一半导体。

6.根据权利要求5所述的半浮栅存储器的制造工艺，其特征在于：

还包括步骤S04，所述步骤S04包括：在所述半浮栅上依次设置所述阻挡层和所述栅极，所述隧穿层、所述第一半导体、所述半浮栅、所述阻挡层和所述栅极依次层叠设于所述衬底的上表面，形成所述叠层结构，所述叠层结构与所述衬底结合形成所述凸形结构。

7.根据权利要求6所述的半浮栅存储器的制造工艺，其特征在于：

所述步骤S04还包括：在所述叠层结构的两侧分别设置侧墙，所述侧墙分别与所述叠层结构的两侧连接，所述侧墙的一端设于所述衬底。

8.根据权利要求7所述的半浮栅存储器的制造工艺，其特征在于：

所述侧墙、所述栅极与所述衬底组合形成腔室，所述阻挡层、所述半浮栅、所述隧穿层和所述第一半导体均位于所述腔室内。

9.根据权利要求8所述的半浮栅存储器的制造工艺，其特征在于：

所述步骤S04进一步包括：在所述衬底的两侧边且位于所述侧墙的下端注入离子形成源区和漏区，所述源区和所述漏区分别与两侧的所述侧墙抵接。