[发明专利]半浮栅存储器及其制造工艺

说明书

本发明提供了一种半浮栅存储器，包括：衬底；隧穿层，设于所述衬底的上表面；第一半导体，包括覆盖端和邻接端，所述邻接端设于所述衬底且一侧邻接所述隧穿层，所述覆盖端覆盖所述隧穿层，所述第一半导体与所述衬底构成二极管结构；半浮栅，覆盖所述第一半导体，所述半浮栅具有深能级缺陷。本发明通过第一半导体与衬底构成二极管结构，当导通时，加快数据的写入半浮栅，实现了快速存储功能，由于二极管结构和隧穿层的性能，半浮栅内的电荷不容易返流回衬底，从而增加了存储时间。最重要的，半浮栅具有深能级缺陷，有效地增强电荷保持能力，增加了存储器的刷新时间。另外，本发明还提供了半浮栅存储器的制造工艺。

技术领域

本发明涉及半导体存储技术领域，尤其涉及一种半浮栅存储器及其制造工艺。

背景技术

现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。

其中，挥发性存储技术主要是静态存储器SRAM(Static Random-Access Memory)和动态随机存储器DRAM(dynamic random access memory)。挥发性存储器有着纳米级的写入速度，但其数据保持能力只有毫秒级，使的其只能用在缓存等有限的存储领域。

对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。所以，在此背景下，一种基于二维半导体材料的半浮栅存储器应运而生，这种半浮栅存储器采用范德瓦尔斯异质结作为电荷存储的电子开关，极大地改善了电荷写入速度以及数据刷新时间。然而，在这种半浮栅存储器中，其主要组成材料均为二维半导体，而且均是通过机械剥离这种低产量方法形成的，也就是说很难制备出大面积的半浮栅存储器，同时这种机械剥离工艺也无法与集成电路工艺兼容。

公开号为CN 104465381B的中国专利公开了一种平面沟道的半浮栅器件的制造工艺，通过采用后栅工艺来制备平面沟道的半浮栅器件，在形成源接触区和漏接触区后，先刻蚀掉多晶硅控制栅牺牲材料，然后使金属控制栅材料占据原来的多晶硅控制栅牺牲材料的位置，形成金属控制栅，可以避免金属控制栅在源接触区和漏接触区的高温退火过程中被损伤，提高了平面沟道的半浮栅器件的性能，还利用自对准工艺来制造半浮栅器件的源接触区和漏接触区，工艺过程简单且稳定，降低了生产成本。但是，并没有提及到一种半浮栅存储器能够加快数据写入的同时增加了数据的保存时间。

因此，有必要提供一种半浮栅存储器及其制造工艺，用于解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种半浮栅存储器及其制造工艺，加快了数据写入速度的同时增加了数据的保存时间，且增强了电荷的保存能力，增加存储器的刷新时间。

为实现上述目的，本发明提供的技术方案如下：

一种半浮栅存储器，包括：

衬底；

隧穿层，设于所述衬底的上表面；

第一半导体，包括覆盖端和邻接端，所述邻接端设于所述衬底且一侧邻接所述隧穿层，所述覆盖端覆盖所述隧穿层，所述第一半导体与所述衬底构成二极管结构；

半浮栅，覆盖所述第一半导体，所述半浮栅具有深能级缺陷。

本发明提供的半浮栅存储器有益效果：第一半导体与衬底构成二极管结构，从而当二极管结构导通时，实现电荷快速的流入至半浮栅内存储，由于二极管结构和隧穿层的性能，半浮栅内的电荷不容易返流回衬底，从而增加了存储时间，最重要的，半浮栅具有深能级缺陷，有效地增强电荷保持能力，增加了存储器的刷新时间。

优选地，还包括阻挡层、栅极和侧墙；