[发明专利]一种肖特基二极管的制造方法

说明书

本发明提供一种肖特基二极管的制造方法。包括以下步骤：提供衬底层；在衬底层上形成漂移层；在漂移层的表面形成图形化的掩膜层；以图形化的掩膜层为掩膜对漂移层进行刻蚀，在漂移层中形成凹槽；形成凹槽之后，横向刻蚀掩膜层以暴露凹槽周围的漂移层的顶部表面；横向刻蚀掩膜层之后，以掩膜层为掩膜在凹槽侧壁和底部的漂移层形成掺杂层，掺杂层的导电类型与漂移层的导电类型相反；形成掺杂层之后，去除图形化的掩膜层。该方法减少了掩膜板的使用，实现了自对准，不易引入其他影响因素，降低了制造工艺难度。

技术领域

本发明涉及半导体领域，具体涉及一种肖特基二极管的制造方法。

背景技术

结势垒肖特基(JunctionBarrierSchottky，JBS)二极管是一种开关二极管。在肖特基势垒二极管(SchottkyBarrierDiode，SBD)器件的几个关键参数中，反向偏置漏电流(IDSS)的大小直接关系到器件的关闭状态功耗。因此，人们将PIN结构引入SBD，通过反偏PN结的空间电荷区交叠阻断漏电流的导通路径，不仅降低了IDSS，而且提高了承载反向偏压的能力。当JBS二极管正向偏置时，JBS的正向特性类似，当JBS反向偏置时，JBS的反向特性类似PIN二极管(在普通二极管的P型半导体材料和N型半导体材料之间加入一薄层低掺杂的本征(Intrinsic)半导体层，组成的这种P-I-N结构的二极管就是PIN二极管)，因此同时具备PIN二极管和SBD的优点，即低的开启电压、高的击穿电压以及较高开关速度等，在高压和高速等领域具有广阔的应用前景。

然而，在JBS二极管的制造过程中，为了实现良好的工作性能，P型重掺杂区域需要高能量的离子注入才能实现足够的深度，并且需要精确控制注入区的位置和范围，因此加工的复杂程度较高，难度较大。

发明内容

因此，本发明提供一种肖特基二极管的制造方法，以降低肖特基二极管的制作难度。

本发明提供一种肖特基二极管的制造方法，包括以下步骤：提供衬底层；在衬底层上形成漂移层；在漂移层的表面形成图形化的掩膜层；以图形化的掩膜层为掩膜对漂移层进行刻蚀，在漂移层中形成凹槽；形成凹槽之后，横向刻蚀掩膜层以暴露凹槽周围的漂移层的顶部表面；横向刻蚀掩膜层之后，以掩膜层为掩膜在凹槽侧壁和底部的漂移层形成掺杂层，掺杂层的导电类型与漂移层的导电类型相反；形成掺杂层之后，去除图形化的掩膜层。

可选的，形成掺杂层的工艺包括自对准离子注入工艺。

可选的，离子注入工艺的注入能量为100KeV-1MeV。

可选的，掩膜层包括层叠的第一掩膜层和第二掩膜层，所述第一掩膜层与所述漂移层之间的距离小于所述第二掩膜层与所述漂移层之间的距离，第一掩膜层和第二掩膜层的材料不同，在横向刻蚀掩膜层以暴露凹槽周围的漂移层的顶部表面的过程中，第一掩膜层的横向刻蚀速率小于第二掩膜层的横向刻蚀速率。

可选的，离子注入工艺的注入夹角为0°～60°，注入夹角为离子注入的方向和垂直于漂移层延伸平面的法线的锐角夹角。

可选的，凹槽任一单侧侧部的掺杂层的横向尺寸为凹槽的横向尺寸的10％～50％；凹槽底部的掺杂层的纵向尺寸为凹槽的纵向尺寸的10％～50％。

可选的，凹槽任一单侧侧部的掺杂层的横向尺寸为0.2μm～1μm；凹槽底部的掺杂层的纵向尺寸为0.2μm～1μm。

可选的，横向刻蚀掩膜层的工艺包括湿法刻蚀工艺。

可选的，漂移层的材料包括碳化硅；掩膜层的材料包括SiO₂。

可选的，肖特基二极管的制造方法，还包括：去除图形化的掩膜层之后，在漂移层背向衬底层的表面形成阳极层，且阳极层还填充凹槽；在衬底层背向漂移层的表面形成阴极层。

本发明的有益效果在于：