[发明专利]异构计算方法和系统

说明书

本发明提供了一种异构计算方法和系统，该方法包括：SoC控制单元在PC机侧的内存中分配解码单元缓冲池；SoC控制单元在PC机侧的内存中为各个FPGA计算单元分别分配计算单元缓冲池；SoC控制单元获取待处理的视频，并对待处理的视频进行解码；SoC控制单元将解码数据上传至所对应的解码单元缓冲池；SoC控制单元将解码单元缓冲池中解码数据的指针和神经网络加速处理指令发送至FPGA计算单元；FPGA计算单元根据解码数据的指针从解码单元缓冲池中获取解码数据，根据处理指令对解码数据进行神经网络加速处理，并将处理结果上传至计算单元缓冲池。本发明实现端到端的边缘计算，无需依赖云端部署，具有低功耗和高功耗能效比的优势。

技术领域

本发明涉及芯片技术领域，尤其涉及一种异构计算方法和系统。

背景技术

人工智能(Artificial Intelligence)，英文缩写AI。人工智能包含了很多不同的领域，如机器学习，计算机视觉等等。深度学习硬件平台常见的异构计算系统包括CPU+GPU、CPU+FPGA组成的异构计算单元。异构计算技术是将不同类型的体系架构协同计算、彼此加速，从而发挥各自系统的优势。现有技术中异构计算系统往往存在功耗大和功耗能效比低的问题，并且现有技术中的异构计算系统往往需要依赖于云端部署。

发明内容

针对现有技术中的问题，本发明的目的在于提供一种异构计算方法和系统，实现端到端的边缘计算，无需依赖云端部署，具有低功耗和高功耗能效比的优势。

本发明实施例提供一种异构计算方法，包括：

SoC控制单元在PC机侧的内存中分配解码单元缓冲池；

所述SoC控制单元在PC机侧的内存中为各个FPGA计算单元分别分配计算单元缓冲池，所述FPGA计算单元通信配置为通过PCI总线与所述SoC控制单元通信；

所述SoC控制单元获取待处理的视频，并对所述待处理的视频进行解码，得到解码数据；

所述SoC控制单元将解码数据上传至所对应的解码单元缓冲池；

所述SoC控制单元将所述解码单元缓冲池中解码数据的指针和神经网络加速处理指令发送至所对应的FPGA计算单元；

所述FPGA计算单元根据所述解码数据的指针从所述解码单元缓冲池中获取解码数据，根据所述处理指令对解码数据进行神经网络加速处理，并将处理结果上传至所对应的计算单元缓冲池。

在一些实施例中，所述SoC控制单元获取待处理的视频，包括如下步骤：

所述SoC控制单元接收到视频源地址和视频处理任务信息；

所述SoC控制单元根据所述视频源地址获取待处理的视频。

在一些实施例中，所述SoC控制单元将所述解码单元缓冲池中解码数据的指针和处理指令发送至所对应的FPGA计算单元，包括如下步骤：

所述SoC控制单元根据所述视频处理任务信息为与其连接的各个FPGA计算单元分配神经网络加速处理任务；

所述SoC控制单元将所述神经网络加速处理任务所对应的解码数据的指针和神经网络加速处理指令发送至所对应的FPGA计算单元。

在一些实施例中，所述SoC控制单元根据所述视频处理任务信息为与其连接的各个FPGA计算单元分配神经网络加速任务，包括如下步骤：

所述SoC控制单元获取所述各个FPGA计算单元的能力级数据和状态数据；

所述SoC控制单元基于所述FPGA计算单元的能力级数据和状态数据，根据所述视频处理任务信息生成多个神经网络加速任务，并分配给所述FPGA计算单元。