[发明专利]源驱动芯片及显示装置

权利要求书

1.一种源驱动芯片，其特征在于，包括：

或逻辑运算器，用于根据接入的行锁存信号和第一输出数据延时控制使能信号，生成并输出对应的第二输出数据延时控制使能信号；

时钟缓冲器，与所述或逻辑运算器连接，用于根据第一时钟信号和所述第二输出数据延时控制使能信号，输出对应的第二时钟信号；

移位寄存器，与所述时钟缓冲器连接，用于根据所述行锁存信号和所述第二时钟信号，生成多个初始行锁存子信号；以及

与逻辑运算器，与所述或逻辑运算器和所述移位寄存器连接，用于根据所述初始行锁存子信号和所述第二输出数据延时控制使能信号，生成对应的标的行锁存子信号。

2.根据权利要求1所述的源驱动芯片，其特征在于，两两相邻的所述标的行锁存子信号之间的相位差是相同的。

3.根据权利要求2所述的源驱动芯片，其特征在于，所述行锁存信号与所述标的行锁存子信号中的一个相同。

4.根据权利要求1所述的源驱动芯片，其特征在于，所述第二输出数据延时控制使能信号为脉冲信号；当所述第二输出数据延时控制使能信号为低电位时，所述时钟缓冲器停止输出所述第二时钟信号。

5.根据权利要求4所述的源驱动芯片，其特征在于，当所述第二输出数据延时控制使能信号为高电位时，所述第二时钟信号的驱动能力大于所述第一时钟信号的驱动能力。

6.根据权利要求1所述的源驱动芯片，其特征在于，所述移位寄存器包括至少两个并行输出的触发器；至少一个所述触发器的触发端与所述时钟缓冲器的输出端连接；至少一个所述触发器的输入端与所述行锁存信号连接。

7.根据权利要求6所述的源驱动芯片，其特征在于，所述与逻辑运算器包括多个与逻辑单元；每个所述与逻辑单元的一输入端与一所述触发器的输出端连接；每个所述与逻辑单元的另一输入端与所述或逻辑运算器的输出端连接。

8.根据权利要求1所述的源驱动芯片，其特征在于，所述源驱动芯片用于输出对应的数据信号；所述行锁存信号的上升沿用于指示所述源驱动芯片锁存所述数据信号；所述行锁存信号的下降沿用于指示所述源驱动芯片输出所述数据信号。

9.根据权利要求1至8任一项所述的源驱动芯片，其特征在于，所述源驱动芯片还包括时钟模块；所述时钟模块的输出端与所述时钟缓冲器的输入端连接。

10.一种显示装置，其特征在于，包括：

时序控制器；和

如权利要求1至9任一项所述的源驱动芯片，与所述时序控制器连接。