[发明专利]掩膜结构、半导体结构及制备方法

说明书

本发明公开了一种掩膜结构、半导体结构及制备方法，掩膜结构的制备方法包括：图形化第一牺牲层及第一硬掩膜层，以得到第一牺牲图形，第一牺牲图形暴露第一刻蚀停止层；于第一牺牲图形的侧壁形成第一初始掩膜图形；去除第一牺牲图形；基于第一初始掩膜图形去除暴露出顶面的部分第一刻蚀停止层；去除第一初始掩膜图形，以位于图形转移层的上表面的剩余第一刻蚀停止层为第一掩膜图形；于第一掩膜图形上形成第二掩膜图形，得到具有对称形貌的第一掩膜图形和第二掩膜图形的掩膜结构，消除因材料选择比的差异引起的负载效应，使得在图形向下转移时，得到孔径均一、孔径方向一致的电容孔，增大电容存储电量，提高晶圆的生产良率。

技术领域

本发明涉及集成电路以及电子元器件制造领域，尤其涉及一种掩膜结构、半导体结构及制备方法。

背景技术

随着半导体存储技术的快速发展，市场对半导体存储产品的存储能力提出了更高的要求。对于动态随机存储器(Dynamic Random Access Memory，简称：DRAM)来说，其中的存储电容的分布密度及单个电容的存储电量制约着电容存储器的存储能力及稳定性。

然而，传统的存储器电容在自对准双重成像技术(Self-Aligned DoublePatterning，SADP)定义电容孔图案的过程中，形成的两层掩膜图形会出现不对称形貌，具有非对称形貌的掩膜图形会对下层膜层刻蚀产生影响；并且由于材料选择比的差异造成的负载效应，使得到的掩膜图形的两侧存在深度差。而将非对称形貌和存在深度差的掩膜图形作为掩膜版向下刻蚀材料层，制备得到的电容孔的方向不一致，电容孔易错位，并且随着DRAM尺寸的减小，上述问题会进一步恶化。

发明内容

基于此，有必要针对上述背景技术中的问题，提供一种掩膜结构、半导体结构及制备方法，有效避免由于材料选择比差异引起的负载效应和非对称形貌的掩膜图形，提高制备的电容孔的方向一致性和孔径均匀性，以电容存储电量。

为解决上述技术问题，本申请的第一方面提出一种掩膜结构的制备方法，包括：

形成由下至上依次叠置的图形转移层、第一刻蚀停止层、第一牺牲层及第一硬掩膜层；

图形化所述第一牺牲层及所述第一硬掩膜层，以得到第一牺牲图形，所述第一牺牲图形暴露所述第一刻蚀停止层；

于所述第一牺牲图形的侧壁形成第一初始掩膜图形；

去除所述第一牺牲图形；

基于所述第一初始掩膜图形去除暴露出顶面的部分所述第一刻蚀停止层；

去除所述第一初始掩膜图形，以位于所述图形转移层的上表面的剩余所述第一刻蚀停止层为第一掩膜图形，所述第一掩膜图形沿第一方向延伸；

于所述第一掩膜图形上形成第二掩膜图形，所述第二掩膜图形沿第二方向延伸，所述第二方向与所述第一方向相交。

于上述实施例提供的掩膜结构的制备方法中，图形化第一牺牲层及第一硬掩膜层，以得到第一牺牲图形，第一牺牲图形暴露第一刻蚀停止层；于第一牺牲图形的侧壁形成第一初始掩膜图形；去除第一牺牲图形；基于第一初始掩膜图形去除暴露出顶面的部分第一刻蚀停止层；去除第一初始掩膜图形，以位于图形转移层的上表面的剩余第一刻蚀停止层为第一掩膜图形，第一掩膜图形沿第一方向延伸；于第一掩膜图形上形成第二掩膜图形，第二掩膜图形沿第二方向延伸，第二方向与第一方向相交，得到具有对称形貌的第一掩膜图形和第二掩膜图形的掩膜结构，消除因材料选择比的差异引起的负载效应，使得在图形向下转移时，得到孔径均一、孔径方向一致的电容孔，增大电容存储电量，提高晶圆的生产良率。

在其中一个实施例中，于所述第一牺牲图形的侧壁形成第一初始掩膜图形，包括：

于所述第一牺牲图形的侧壁、所述第一牺牲图形的顶面及暴露出的所述第一刻蚀停止层的上表面形成第一初始掩膜材料层；