[发明专利]一种芯片测试机内提高抓取信号精度的方法

说明书

本发明涉及芯片测试机技术领域，具体地说是一种芯片测试机内提高抓取信号精度的方法。其特征在于包括如下步骤：S1，取理想变化点；S2，取样本点，对每个样本点及理想变化点分别进行检测扫描，并记录每检测扫描结果；S3，多次重复步骤S2；S4，建立统计数据模型；S5，得到真实变化点；S6，重复步骤S2‑S5；S7，计算信号的整体偏差时间∆t；S8，将整体偏差时间∆t补偿在信号输入端。同现有技术相比，取一个时间周期内所有点，并对所有点进行多点、多次扫描获取若干个真实点的位置，再对若干个真实点取平均以覆盖一个周期内信号在各个位置变化的情况，充分考虑信号的分布，获取信号变化的精准位置进行补偿，从而提高信号抓取精度。

技术领域

本发明涉及芯片测试机技术领域，具体地说是一种芯片测试机内提高抓取信号精度的方法。

背景技术

由于芯片测试机各通道路径不同，会导致信号到达通道末端的时间不同，因此对传输较慢的信号需要补偿，保证信号到达通道末端的时间保持一致。该补偿需要精准抓到信号变化的位置，但是因为信号的不确定性，导致信号每次抓取都会有偏差。如图1所示，在信号上升或者下降变化时刻，理想信号为一条直线。而实际信号，如图2所示，实际应用中，信号每次变化都会有偏差，这在需要重复性高度一致的情况下就会引起精确度的问题。芯片测试机内信号每次变化都会有偏差主要有两个原因，一是受到芯片测试机的FPGA内部以及传输线路上的器件精度的限制，使得信号的发生实际上是在一个范围内抖动，此种因素是电路特性，很难去消除。二是由于芯片测试机产生信号的最小单位是固定值100ps，其产生信号的时间是不连续的。例如理想情况下可以产生10ns，10.1ns，10.2ns 是100ps倍数的上升或下降沿，而不能产生10.05ns，10.15ns，10.25ns这样的上升或下降沿。并且由于硬件的精度限制，100ps本身也是一个变量。芯片测试机系统时钟为2ns，信号在2ns的周期内需要走20个步长，这20个步长由于最小单位的不确定性导致信号的每一步都不一样。

目前传统方法是一般是通过平均取值，而平均取值忽略了各信号的分布，这样得出的信号并不是最优，抓取信号变化的位置精度较低。

抓取信号时，如果以任意一次测量结果作为信号的实际信号来处理，必然会引起偏差。因为这只是一次测量结果，如果在其他的位置、时间去测量就会是另外一个结果。如果在不做优化的情况下以随机任意一次抓取信号的来处理补偿，当去变换不同的测试点重复检验的时候，时沿放置精度（下称EPA）只能在+/-300Ps，而简单平均处理，EPA 也只能达到+/-200ps，信号稳定性较差。

因此，设计一种芯片测试机内提高抓取信号精度的方法，取一个时间周期内所有点，并对所有点进行多点、多次扫描获取若干个真实点的位置，再对若干个真实点取平均以覆盖一个周期内信号在各个位置变化的情况，充分考虑信号的分布，获取信号变化的精准位置进行补偿，从而提高信号抓取精度。

发明内容

本发明为克服现有技术的不足，提供一种芯片测试机内提高抓取信号精度的方法，取一个时间周期内所有点，并对所有点进行多点、多次扫描获取若干个真实点的位置，再对若干个真实点取平均以覆盖一个周期内信号在各个位置变化的情况，充分考虑信号的分布，获取信号变化的精准位置进行补偿，从而提高信号抓取精度。

为实现上述目的，设计一种芯片测试机内提高抓取信号精度的方法，其特征在于包括如下步骤：

S1，以100ps为时间间隔取21个点作为信号变化的理想变化点P_n；

S2，以理想变化点P₁为中心，前后时间内以100ps的时间间隔各取5个时间点作为样本点，对每个样本点及理想变化点P₁分别进行检测扫描，并记录每次检测扫描结果，检测到信号变化记录为P，未检测到信号变化记录为F；

S3，对每个样本点及理想变化点P₁多次重复步骤S2的检测扫描，并记录每次检测扫描的检测扫描结果；