[发明专利]芯片测试中载入trim值的方法在审
| 申请号： | 202110346107.1 | 申请日： | 2021-03-31 |
| 公开（公告）号： | CN113113072A | 公开（公告）日： | 2021-07-13 |
| 发明（设计）人： | 傅俊亮 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | G11C29/00 | 分类号： | G11C29/00 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 焦健 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 芯片 测试 载入 trim 方法 | ||
1.一种芯片测试中载入trim值的方法，针对存储器的存储单元，进行trimming bit值的写入，其特征在于：
在进行trimming bit值的写入时，同时将一个trimming bit值写入到2个或者更多的存储单元中。
2.如权利要求1所述的芯片测试中载入trim值的方法，其特征在于：通过2个或更多个存储器单元中写入相同的trimming bit值，在载入trimming bit值后进行读取的时候，同时选中全部的写入所述的相同的trimming bit值的2个或更多个存储单元，由SA来判定所选中的全部的2个或更多的存储单元中存储的trimming bit值为“1”或者是为“0”，由于有更多的存储单元提供数据进行对比，提高了数据读取的窗口。
3.如权利要求1所述的芯片测试中载入trim值的方法，其特征在于：所述的2个或者更多的存储单元，是位于存储器存储单元阵列中的同一列上相邻的2个或者连续的多个存储单元。
4.如权利要求1所述的芯片测试中载入trim值的方法，其特征在于：所述的SA为存储器中进行数据读出的感测放大器。
5.如权利要求1所述的芯片测试中载入trim值的方法，其特征在于：所述的存储单元中进行trimming bit值的写入时，还包括写入trimming bit值的反值，即原trimming bit值为“1”的情况下，同时写入其反值“0”；在读出数据时可进行读出后的相互比较验证。
6.如权利要求1所述的芯片测试中载入trim值的方法，其特征在于：所述的trimmingbit值，是通过特别字线SWL写入到存储单元中；即所述的trimming bit值通过选择管存储于SONOS存储管中。
7.如权利要求5所述的芯片测试中载入trim值的方法，其特征在于：在读出存储单元中trimming bit值时，采用低于存储器正常读写的时序，即更慢的时序来读出存储单元中存储的trimming bit值，包括同时读出原值和其反值，以进行相互的校验。
8.如权利要求7所述的芯片测试中载入trim值的方法，其特征在于：所述采用低于存储器正常读写的时序，是在存储器芯片上电后，BIST内部寄存器设置为默认值，ITIM的默认dac值全部设置为最低值“0”，此时的读时序最慢。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110346107.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种提高压缩机壳体用钢尺寸精度的方法
- 下一篇：CUP通孔重叠修正方法
