[发明专利]半导体结构及其制备方法

说明书

本发明涉及一种半导体结构及其制备方法，包括：衬底；沟槽，位于衬底内；位线接触结构，位于沟槽内，且位线接触结构的上表面低于衬底的上表面，位线接触结构沿第一方向延伸；位线结构，位于位线接触结构上，且至少部分位于沟槽内；位线保护结构，包括顶层介质层及侧墙结构，顶层介质层位于位线结构上，与位线结构共同构成叠层结构；侧墙结构覆盖叠层结构位于衬底上的部分的侧壁，侧墙结构内具有第一空气间隙；隔离图形结构，隔离图形结构内具有第二空气间隙，所述隔离图形结构沿第二方向延伸，所述第二方向与所述第一方向相交，以于相邻位线保护结构之间及相邻隔离图形结构之间形成电容接触孔。可以减小电容接触孔的尺寸。

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

动态存储器追求高速度、高集成度、低功耗等，尤其是在关键尺寸小于20nm的动态随机存取存储器的制造过程中，随着半导体器件结构尺寸的微缩，位线结构与电容接触孔结构之间、电容接触孔结构与电容接触孔结构之间的感应电容和感应电流越来越大，感应电荷效应越来越明显，在典型的6F²存储结构的基础上，在考虑电性方面的前提下，电容接触孔的尺寸逼近物理极限，如何进一步缩小半导体结构中的电容接触孔尺寸成为急需解决的问题。

发明内容

基于此，有必要针对现有技术中电容接触孔的尺寸逼近物理极限的问题提供一种半导体结构及其制备方法。

为了实现上述目的，一方面，本发明提供了一种半导体结构，包括：

衬底；

沟槽，位于衬底内；

位线接触结构，位于沟槽内，且位线接触结构的上表面低于衬底的上表面，位线接触结构沿第一方向延伸；

位线结构，位于位线接触结构上，且至少部分位于沟槽内；

位线保护结构，包括顶层介质层及侧墙结构，顶层介质层位于位线结构上，与位线结构共同构成叠层结构；侧墙结构覆盖叠层结构位于衬底上的部分的侧壁，侧墙结构内具有第一空气间隙；

隔离图形结构，隔离图形结构内具有第二空气间隙，所述隔离图形结构沿第二方向延伸，所述第二方向与所述第一方向相交，以于相邻位线保护结构之间及相邻隔离图形结构之间形成电容接触孔。

在其中一个实施例中，半导体结构还包括侧壁保护层，覆盖沟槽的侧壁。

在其中一个实施例中，位线接触结构及位线结构填满沟槽。

在其中一个实施例中，位线结构的上表面与衬底的上表面相平齐。

在其中一个实施例中，侧墙结构还包括：

侧壁介质层，位于叠层结构位于衬底上的部分的侧壁外侧；第一空气间隙位于侧壁介质层与叠层结构之间。

在其中一个实施例中，半导体结构还包括：

电容接触结构，位于电容接触孔内。

在其中一个实施例中，隔离图形结构还包括：

第一介质层；

第二介质层，位于第一介质层相对的两侧；第二空气间隙位于第一介质层与第二介质层之间。

在其中一个实施例中，电容接触结构的上表面低于顶层介质层的上表面，半导体结构还包括导电填充层，位于电容接触结构上。

在其中一个实施例中，半导体结构还包括：

隔离介质结构，位于相邻位线保护结构之间，包括隔离介质层和隔离侧墙结构，隔离介质层位于衬底上，隔离侧墙结构覆盖隔离介质层的侧壁，隔离侧墙结构内具有第三空气间隙，隔离介质结构沿第一方向延伸，相邻位线保护结构与隔离介质结构之间及相邻隔离图形结构之间形成电容接触孔。