[发明专利]微纳射频器件及其制备方法

说明书

一种微纳射频器件及制备方法，方法包括：在SOI片上生长隔离层；图形化隔离层，以在SOI片上形成谐振单元、电极引线、信号屏蔽层及封装环；在谐振单元的侧壁生长微纳级间隔层；去除电极引线、信号屏蔽层及封装环表面的隔离层，在SOI表面生长一层导电层，对导电层图形化，保留电极引线、信号屏蔽层、封装环部分上的导电层，以及在谐振单元与电极引线之间形成输入电极及输出电极；去除谐振单元表面的隔离层及SOI片上正对谐振单元的绝缘层。该方法可在微纳射频器件谐振单元侧壁制备微纳级间隔层，进而实现微纳级电容间隙，突破微纳射频器件机电转换效率低、驱动电压高等技术瓶颈，且制备垂直引线结构，可实现低寄生、小尺寸封装。

技术领域

本公开涉及射频微微纳机电系统领域，尤其涉及一种微纳射频器件及其制备方法。

背景技术

MEMS谐振器采用的转能方式主要包括压电转换和静电转换。其中，压电式谐振器具有低动态阻抗，易于实现高频率，但压电材料本征损耗大，Q值不够高，且压电薄膜加工难度较大。静电式谐振器主要基于硅材料，利用电极与谐振子形成平行板电容，通过静电力驱动器件振动，具有Q值高，与CMOS工艺兼容性良好等优势，在实现全硅集成的单片射频前端系统方面具有广阔的应用前景。然而，现有高Q值谐振器大多在低频范围，且制备过程中器件和电极经同版刻蚀形成，电容间隙受限于光刻精度难以进一步缩小，因此机电转换效率低，动态电阻大，信号容易被噪声淹没或扭曲，Q值下降，对后端电路增益需求苛刻。此外，器件所需驱动电压大，在后端电路中需配置升压模块，导致系统的复杂度和功耗上升。

随着未来无线通信系统的高频需求日益提升，开发高频高Q值的新型谐振器备受期待，然而，高频器件的刚度进一步提高，驱动难度大幅提升，仅凭现有技术难以实现，因此，亟待开发可有效缩小电容换能间隙，抑制寄生效应的微纳射频器件制备方法，从而降低驱动电压，提升器件信号强度。

国内外对此开展了初步的探索，开发了基于多层薄膜生长的微纳制备工艺。然而，多步薄膜沉积存在制备周期长、成本高等不足，器件层要求薄膜应力低、导电性好、缺陷少，对多膜间的应力匹配要求严苛，致使工艺难度大、成品率较低。此外，多版套刻会导致误差积累，影响加工精度。因此，迫切需要在保证器件良好机械与电学性能的同时，简化工艺流程，缩短制备周期，提高加工精度，实现高成品率。

此外，器件制备完成后通常需要高真空气密性封装以避免外界颗粒和污染对器件的破坏，同时为器件提供低阻尼的工作环境。然而，射频器件的小尺寸封装依然是目前的技术瓶颈。低成本、工艺简单的平面封装工艺占用空间大，而三维封装结构随尺寸较小，但通孔间存在的明显寄生效应和耦合噪声，会严重干扰信号，扭曲频谱。因此，开发小尺寸、低寄生的封装工艺备受期待。

发明内容

(一)要解决的技术问题

针对于现有技术问题，本公开提出一种微纳射频器件及其制备方法，用于至少部分解决上述技术问题。

(二)技术方案

本公开一方面提供一种微纳射频器件的制备方法，包括：在SOI片上生长隔离层；图形化所述隔离层，以在所述SOI片上形成谐振单元、电极引线、信号屏蔽层及封装环；在所述谐振单元的侧壁生长微纳级间隔层；去除所述电极引线、所述信号屏蔽层及所述封装环表面的隔离层，在所述SOI的整个表面生长一层导电层，对所述导电层图形化，保留所述电极引线、所述信号屏蔽层、所述封装环部分的导电层，并在所述谐振单元与电极引线之间形成输入电极及输出电极；其中，所述电极引线、所述信号屏蔽层、所述封装环部分的导电层用于传输电信号；去除所述谐振单元表面的隔离层及所述SOI片上正对所述谐振单元的绝缘层。

可选地，所述方法还包括：制备封装盖片，包括：在基片上制备垂直传输线；在所述垂直传输线周围沟槽内填充绝缘材料形成同轴屏蔽层；对所述基片的两侧进行打磨，直至所述两侧均显露所述垂直传输线及所述同轴屏蔽层；对所述基片的一面进行刻蚀，以在形成封装空腔，其中，所述垂直传输线位于所述封装空腔的外围。