[发明专利]半导体装置、集成晶片与其形成方法

说明书

本揭示内容是关于一种包括半导体装置、集成晶片与其形成方法。半导体装置包括上伏于第一基板的正面的栅极结构。第一基板具有与正面相对的背面。第一源极/漏极结构上伏于第一基板并且在横向上与栅极结构相邻。电力轨嵌入在第一基板中，并直接位于第一源极/漏极结构下方。第一源极/漏极触点自第一源极/漏极结构连续地延伸至电力轨。第一源极/漏极触点将第一源极/漏极结构电耦合至电力轨。

技术领域

本揭示内容是关于一种半导体装置、集成晶片与其形成方法。

背景技术

现代集成晶片含有数百万个半导体装置。半导体装置经由形成在集成晶片上的装置上方及/或下方的金属互连层电互连。典型的集成晶片包含多个金属互连层，这些金属互连层包括与金属通孔垂直耦合在一起的不同尺寸的金属线。

发明内容

在本揭示内容的一些实施例中，一种半导体装置包含：上伏于第一基板的正面的栅极结构，其中第一基板具有与正面相对的背面；上伏于第一基板并且在横向上与栅极结构相邻的第一源极/漏极结构；嵌入在第一基板中并直接位于第一源极/漏极结构下方的电力轨；及自第一源极/漏极结构连续地延伸至电力轨的第一源极/漏极触点，其中第一源极/漏极触点将第一源极/漏极结构电耦合至电力轨。

在本揭示内容的一些实施例中，一种集成晶片包含：具有与背面相对的正面的第一基板；上伏于第一基板的正面的第一场效晶体管(field-effect transistor；FET)；上伏于第一基板的正面并且在横向上与第一FET相邻的第二FET，其中第一及第二FET分别包含设置在栅极电极的相对侧上的第一源极/漏极结构及第二源极/漏极结构；设置在第一基板内的多个电力轨，其中这些电力轨包含直接位于第一FET的第一源极/漏极结构下方的第一电力轨及直接位于第二FET的第一源极/漏极结构下方的第二电力轨；上伏于第一基板的正面的第一互连结构；沿第一基板的背面设置的第二互连结构；自第二互连结构连续延伸至这些电力轨的多个贯穿基板通孔(through-substrate via；TSV)；设置在第一电力轨与第一FET的第一源极/漏极结构之间的第一源极/漏极触点；及设置在第二电力轨与第二FET的第二源极/漏极结构之间的第二源极/漏极触点，其中第一及第二源极/漏极触点用以经由电力轨及TSV将第一及第二FET电耦合至第二互连结构。

在本揭示内容的一些实施例中，一种用于形成集成晶片的方法包含以下步骤：在第一基板的正面内形成电力轨；在第一基板的正面上方形成栅极结构；在栅极结构的相对侧上形成一对源极/漏极结构，使得该对源极/漏极结构上伏于电力轨，其中该对源极/漏极结构包含第一源极/漏极结构及第二源极/漏极结构；及在电力轨上形成源极/漏极触点，使得源极/漏极触点自第一源极/漏极结构连续地延伸至电力轨。

附图说明

结合附图，根据以下详细描述可以最好地理解本揭示内容的各态样。注意，根据行业中的标准实务，各种特征未按比例绘制。实际上，为了讨论清楚起见，各种特征的尺寸可任意增加或减小。

图1A至图1C示出了集成晶片(integrated chip；IC)的一些实施例的各种视图，该IC包含直接位于多个场效晶体管(field-effect transistor；FET)下方的多个埋入式电力轨及自FET连续地延伸至埋入式电力轨的多个源极/漏极触点；

图2示出了图1A至图1C的第一FET的一些实施例的等角视图；

图3A至图3C示出了IC的一些实施例的各种视图，该IC包含直接位于多个FET下方的多个埋入式电力轨及自FET连续地延伸至埋入式电力轨的多个源极/漏极触点；

图4示出了图3A至图3C的第一FET的一些实施例的等角视图；

图5A至图5C示出了图1A至图1C的IC的一些替代实施例的各种视图；

图6A至图6F示出了图1A至图1C的IC的一些替代实施例的剖面图；