[发明专利]半导体结构的制造方法

权利要求书

1.一种半导体结构的制造方法，其特征在于，包括：

提供衬底，所述衬底包括阵列区、核心区和外围区，所述阵列区包括有源区和隔离区；

于所述衬底上形成层叠设置的导电层、第一掩膜层和介质层，所述介质层包括位于所述阵列区上的第一介质层、位于所述核心区上的第二介质层和位于所述外围区上的第三介质层；其中，相邻所述第一介质层之间具有第一沟槽，相邻所述第二介质层之间具有第二沟槽；所述第一介质层包括层叠设置的第一下介质层和第一上介质层，所述第二介质层包括层叠设置的第二下介质层和第二上介质层，所述第三介质层包括层叠设置的第三下介质层和第三上介质层；

形成绝缘层，所述绝缘层覆盖所述介质层的表面且填充满所述第一沟槽和所述第二沟槽；

采用第一干法刻蚀工艺，去除所述第一上介质层以及位于所述阵列区的部分所述绝缘层，以使位于所述阵列区的剩余的所述绝缘层的顶面与所述第一下介质层的顶面齐平；

去除所述第一下介质层，以形成位于所述阵列区的图形化的所述绝缘层；

以图形化的所述绝缘层为掩膜，采用第二干法刻蚀工艺刻蚀位于所述阵列区的所述第一掩膜层，以形成图形化的所述第一掩膜层；其中，所述第二干法刻蚀工艺同时刻蚀位于所述核心区的部分所述绝缘层和所述第二上介质层以及位于所述外围区的所述绝缘层和所述第三上介质层；位于所述核心区的剩余所述绝缘层的顶面与所述第二下介质层的顶面齐平；

以图形化的所述第一掩膜层为掩膜，刻蚀位于所述阵列区的部分所述导电层和部分所述有源区，以形成接触孔。

2.根据权利要求1所述的半导体结构的制造方法，其特征在于，在所述形成所述绝缘层的步骤之后，在所述去除位于所述阵列区的部分所述绝缘层以及所述第一上介质层的步骤之前，还包括：

形成光刻胶层，所述光刻胶层位于所述核心区和所述外围区的所述绝缘层上。

3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述去除所述第一下介质层的步骤包括：

采用第三干法刻蚀工艺，在同一步骤中去除位于所述阵列区的所述第一下介质层，以及所述光刻胶层。

4.根据权利要求3所述的半导体结构的制造方法，其特征在于，所述第三干法刻蚀工艺对所述光刻胶层与所述第一下介质层的刻蚀选择比为0.8～1.2。

5.根据权利要求2所述的半导体结构的制造方法，其特征在于，高于所述介质层的所述绝缘层的厚度为35nm～45nm。

6.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一干法刻蚀工艺对所述第一上介质层与所述绝缘层的刻蚀选择比为0.8～1.2。

7.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第二干法刻蚀工艺对所述第二上介质层与所述绝缘层的刻蚀选择比为0.8～1.2。

8.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述导电层后还包括：在所述导电层上形成层叠设置的第三掩膜层和第二掩膜层，所述第一掩膜层还位于所述第二掩膜层上。

9.根据权利要求8所述的半导体结构的制造方法，其特征在于，所述以图形化的所述第一掩膜层为掩膜，刻蚀位于所述阵列区的部分所述导电层和部分所述有源区，以形成接触孔的步骤包括：

以图形化的所述第一掩膜层为掩膜，刻蚀位于所述阵列区的部分所述第二掩膜层，以形成图形化的所述第二掩膜层，同时去除位于所述核心区的所述第二下介质层和部分所述第一掩膜层以及去除位于所述外围区的所述第三下介质层和所述第一掩膜层；

以图形化的所述第二掩膜层为掩膜，采用第四干法刻蚀工艺刻蚀位于所述阵列区的部分所述第三掩膜层，以形成图形化的所述第三掩膜层，同时去除位于所述核心区的所述绝缘层和所述第一掩膜层；

以图形化的所述第三掩膜层为掩膜，刻蚀位于所述阵列区的部分所述导电层和部分所述有源区，以形成所述接触孔。