[发明专利]半导体结构的制造方法

说明书

本发明实施例提供一种半导体结构的制造方法，包括：采用第一干法刻蚀工艺，去除第一上介质层以及位于阵列区的部分绝缘层，以使位于阵列区的剩余的绝缘层的顶面与第一下介质层的顶面齐平；去除第一下介质层，以形成位于阵列区的图形化的绝缘层；采用第二干法刻蚀工艺刻蚀位于阵列区的第一掩膜层，以形成图形化的第一掩膜层；其中，第二干法刻蚀工艺同时刻蚀位于核心区的部分绝缘层和第二上介质层以及位于外围区的绝缘层和第三上介质层；位于核心区的剩余绝缘层的顶面与第二下介质层的顶面齐平；刻蚀位于阵列区的导电层和有源区，以形成接触孔。本发明实施例能够简化半导体结构的制造工艺。

技术领域

本发明实施例涉及半导体领域，特别涉及一种半导体结构的制造方法。

背景技术

在半导体结构的制造过程中，为了将设计图形转移到半导体结构的衬底上，首先需要通过光刻以实现对光刻胶的图形化，然后把光刻胶上的图形转移到掩膜层上，最后通过图形化的掩膜层刻蚀衬底，以实现图形转移。

随着半导体制造工艺持续微缩，尤其在进入7nm、5nm时代后，半导体结构的集成度不断提升，在追求更高的图形密度的目的之下，半导体结构的制作工艺以及半导体结构的性能有待进一步提升。

发明内容

本发明实施例提供一种半导体结构的制造方法，以提高半导体结构的制作工艺以及半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的制作方法，包括：提供衬底，所述衬底包括阵列区、核心区和外围区，所述阵列区包括有源区和隔离区；于所述衬底上形成层叠设置的导电层、第一掩膜层和介质层，所述介质层包括位于所述阵列区上的第一介质层、位于所述核心区上的第二介质层和位于所述外围区上的第三介质层；其中，相邻所述第一介质层之间具有第一沟槽，相邻所述第二介质层之间具有第二沟槽；所述第一介质层包括层叠设置的第一下介质层和第一上介质层，所述第二介质层包括层叠设置的第二下介质层和第二上介质层，所述第三介质层包括层叠设置的第三下介质层和第三上介质层；形成绝缘层，所述绝缘层覆盖所述介质层的表面且填充满所述第一沟槽和所述第二沟槽；采用第一干法刻蚀工艺，去除所述第一上介质层以及位于所述阵列区的部分所述绝缘层，以使位于所述阵列区的剩余的所述绝缘层的顶面与所述第一下介质层的顶面齐平；去除所述第一下介质层，以形成位于所述阵列区的图形化的所述绝缘层；以图形化的所述绝缘层为掩膜，采用第二干法刻蚀工艺刻蚀位于所述阵列区的所述第一掩膜层，以形成图形化的所述第一掩膜层；其中，所述第二干法刻蚀工艺同时刻蚀位于所述核心区的部分所述绝缘层和所述第二上介质层以及位于所述外围区的所述绝缘层和所述第三上介质层；位于所述核心区的剩余所述绝缘层的顶面与所述第二下介质层的顶面齐平；以图形化的所述第一掩膜层为掩膜，刻蚀位于所述阵列区的部分所述导电层和部分所述有源区，以形成接触孔。

另外，在所述形成所述绝缘层的步骤之后，在所述去除位于所述阵列区的部分所述绝缘层以及所述第一上介质层的步骤之前，还包括：形成光刻胶层，所述光刻胶层位于所述核心区和所述外围区的所述绝缘层上。

另外，所述去除所述第一下介质层的步骤包括：采用第三干法刻蚀工艺，在同一步骤中去除位于所述阵列区的所述第一下介质层，以及所述光刻胶层。

另外，所述第三干法刻蚀工艺对所述光刻胶层与所述第一下介质层的刻蚀选择比为0.8～1.2。

另外，高于所述介质层的所述绝缘层的厚度为35～45nm。

另外，所述第一干法刻蚀工艺对所述第一上介质层与所述绝缘层的刻蚀选择比为0.8～1.2。

另外，所述第二干法刻蚀工艺对所述第二上介质层与所述绝缘层的刻蚀选择比为0.8～1.2。

另外，形成所述导电层后还包括：在所述导电层上形成层叠设置的第三掩膜层和第二掩膜层，所述第一掩膜层还位于所述第二掩膜层上。