[发明专利]测试三维集成电路中硅穿孔的电路结构

权利要求书

1.一种测试三维集成电路中硅穿孔的电路结构，其特征在于，包含：

硅穿孔区域，其中形成有多个硅穿孔；以及

交换器电路，具有多条行线与多条列线构成可寻址式测试阵列，其中每个该硅穿孔的两端分别与一条该行线与一条该列线连接，该交换器电路通过一条该列线发送测试电压信号至同一列的该些硅穿孔，并通过该些行线接收行经该列硅穿孔的电流信号，或者该交换器电路通过一条该行线发送测试电压信号至同一行的该些硅穿孔，并通过该些列线接收行经该行硅穿孔的电流信号。

2.如权利要求1所述的测试三维集成电路中硅穿孔的电路结构，其中该硅穿孔区域中位于同一列的该些硅穿孔的一端通过重布层彼此连接，该重布层复连接至一条对应的该列线。

3.如权利要求2所述的测试三维集成电路中硅穿孔的电路结构，其中该重布层通过该硅穿孔区域中位于最外侧的该硅穿孔连接至该对应的列线。

4.如权利要求1所述的测试三维集成电路中硅穿孔的电路结构，其中该硅穿孔区域中位于同一行的该些硅穿孔的一端与一条对应的该行线直接连接。

5.如权利要求1所述的测试三维集成电路中硅穿孔的电路结构，其中该交换器电路设置在硅载板上，该硅载板上键合有两层以上堆叠的硅晶片，该些硅穿孔、该些行线以及该些列线形成在该些硅晶片中。

6.如权利要求1所述的测试三维集成电路中硅穿孔的电路结构，其中该交换器电路包含测试控制电路与模拟感测电路，该多条行线以及该多条列线与该测试控制电路连接，并通过该测试控制电路选择要发送该测试电压信号的该列线或者该行线。

7.如权利要求6所述的测试三维集成电路中硅穿孔的电路结构，其中该模拟感测电路连接或包含在晶片允收测试机台中，该模拟感测电路与该测试控制电路连接并发送该测试电压信号，该测试控制电路并接收行经该些硅穿孔的该电流信号。

8.一种测试三维集成电路中硅穿孔的电路结构，其特征在于，包含：

硅穿孔区域，其中形成有多个硅穿孔；以及

交换器电路，具有多条行线与多条列线构成可寻址式测试阵列，其中一条该行线与一条该列线交会的地址对应到一对该硅穿孔，该对硅穿孔中的其中一该硅穿孔的两端分别与对应的该列线以及重布层连接，另一该硅穿孔的两端分别与该重布层以及对应的该行线连接，该交换器电路通过一条该行线发送测试电压信号至同一行的该些硅穿孔，并通过该些列线接收行经该行硅穿孔的电流信号，或者该交换器电路通过一条该列线发送测试电压信号至同一列的该些硅穿孔，并通过该些行线接收行经该列硅穿孔的电流信号。

9.如权利要求8所述的测试三维集成电路中硅穿孔的电路结构，其中每对硅穿孔中其中一该硅穿孔与对应的该行线直接连接，另一该硅穿孔通过导孔与对应的该列线连接。

10.如权利要求8所述的测试三维集成电路中硅穿孔的电路结构，其中该些行线与该些列线分别包含形成于不同硅晶片的金属接线。

11.如权利要求8所述的测试三维集成电路中硅穿孔的电路结构，其中该些行线与该些列线分别包含形成于同一硅晶片并且不同层的金属接线。

12.如权利要求8所述的测试三维集成电路中硅穿孔的电路结构，其中该交换器电路设置在硅载板上，该硅载板上键合有两层以上堆叠的硅晶片，该些硅穿孔、该些行线以及该些列线形成在该些硅晶片中。

13.如权利要求8所述的测试三维集成电路中硅穿孔的电路结构，其中该交换器电路包含测试控制电路与模拟感测电路，该多条行线以及该多条列线与该测试控制电路连接，并通过该测试控制电路选择要发送该测试电压信号的该行线或者该列线。

14.如权利要求8所述的测试三维集成电路中硅穿孔的电路结构，其中该模拟感测电路连接或包含在晶片允收测试机台中，该模拟感测电路与该测试控制电路连接并发送该测试电压信号，该测试控制电路并接收行经该些硅穿孔的该电流信号。