[发明专利]半导体器件及其制备方法

说明书

本发明提供一种半导体器件及其制备方法，所述制备方法包括如下步骤：提供半导体结构；于所述半导体结构的侧面形成第一介质层；于所述第一介质层侧面形成第二介质层，所述第二介质层具有多个暴露所述第一介质层的针孔；以所述针孔为通道，去除至少部分所述第一介质层；于所述第二介质层侧面形成第三介质层，所述第三介质层密封所述针孔，以在所述第二介质层与所述半导体结构的侧壁之间形成密闭的空气间隔。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其制备方法。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)结构被广泛的运用于半导体集成电路(IC)的制程布局，在MOSFET的结构中必需在侧壁上形成一侧壁绝缘层以隔离栓导电层与栅导电层，藉以避免两导体层的短路造成器件失效，但是也因此产生寄生电容。

随着动态随机存取存储器DRAM(Dynamic Random Access Memory)的工艺持续微缩至纳米等级，在元件大幅微缩的条件下，改善半导体结构与接触导体间的寄生电容是一大挑战。

例如，对于位线(Bitline)而言，其电压与位线的电容值成反比，为增大电压值，需减小电容值。而位线与存储节点(storage node)之间形成的寄生电容占位线电容的60％以上。

因此，如何能够减小半导体结构和接触导体间的寄生电容，提高半导体器件的可靠性，已成为本领域技术人员亟待解决的一个重要问题。

发明内容

本发明所要解决的技术问题是，提供一种半导体器件及其制备方法，其能够在不影响半导体器件性能的情况下，形成空气间隔，以提高半导体器件的可靠性。

为了解决上述问题，本发明提供了一种半导体器件的制备方法，其包括如下步骤：提供半导体结构；于所述半导体结构的侧面形成第一介质层；于所述第一介质层侧面形成第二介质层，所述第二介质层具有多个暴露所述第一介质层的针孔；以所述针孔为通道，去除至少部分所述第一介质层；于所述第二介质层侧面形成第三介质层，所述第三介质层密封所述针孔，以在所述第二介质层与所述半导体结构的侧壁之间形成密闭的空气间隔。

在一实施例中，所述第一介质层为氧化物层。

在一实施例中，所述第二介质层为氮化物层、碳化物层或者碳氮化物层。

在一实施例中，所述第三介质层为氮化物层、碳化物层或者碳氮化物层。

在一实施例中，所述第三介质层的致密度大于所述第二介质层的致密度。

在一实施例中，形成所述第二介质层及所述第三介质层的方法为等离子体增强化学气相沉积法。

在一实施例中，形成所述第二介质层的步骤中，采用的工艺条件包括第一沉积温度、第一流量的第一源气体和第二流量的第二源气体；形成所述第三介质层的步骤中，采用的工艺条件包括第二沉积温度、第三流量的第一源气体和第四流量的第二源气体；其中，所述第一沉积温度小于所述第二沉积温度，所述第一流量小于所述第三流量，所述第二流量小于所述第四流量。

在一实施例中，所述第一沉积温度为200～300℃，所述第二沉积温度为 300～450℃。

在一实施例中，所述第一源气体为二氯硅烷，所述第二源气体为氨气。

在一实施例中，所述第一流量为0.06～0.1slm，所述第二流量为0.5～1slm，所述第三流量为0.15～0.2slm，所述第四流量为1.5～2slm。

在一实施例中，提供半导体结构的步骤进一步包括如下步骤：提供半导体衬底；于所述半导体衬底上形成多条位线结构；于所述位线结构顶面及侧面形成底层介质层，所述位线结构与所述底层介质层共同作为所述半导体结构。

在一实施例中，所述底层介质层为氮化物层、碳化物层或碳氮化物层。