[发明专利]具有并联电阻器的高压器件

说明书

高压半导体器件包括：设置在衬底中的具有第一导电类型的源极和具有第一导电类型的漏极；第一介电组件，设置在源极和漏极之间的衬底的表面上；漂移区，设置在衬底中，其中，漂移区具有第一导电类型；第一掺杂区，具有第二导电类型并且设置在介电组件下方的漂移区内，第二导电类型与第一导电类型相反；第二掺杂区，具有第二导电类型并且设置在漂移区内，其中，第二掺杂区至少部分地围绕源极和漏极中的一个；电阻器，直接设置在介电组件上；以及栅极，直接设置在介电组件上，其中，栅极电连接至电阻器。本发明的实施例还涉及具有并联电阻器的高压器件。

本申请是于2015年7月27日提交的申请号为201510446553.4，名称为“具有并联电阻器的高压器件”的分案申请。

技术领域

本发明的实施例涉及集成电路器件，更具体地，涉及具有并联电阻器的高压器件。

背景技术

半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代IC都比前一代IC具有更小和更复杂的电路。然而，这些进步已经增大了处理和制造IC的复杂度，并且为了实现这些进步，需要IC处理和制造中的类似发展。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增大，而几何尺寸(即，使用制造工艺可以产生的最小组件)减小。

这些IC包括高压半导体器件。随着几何尺寸不断地按比例缩小，对于现有的高压半导体器件来说，实现特定性能标准已经变得越来越困难。作为实例，击穿电压可以成为对传统的高压半导体器件的性能限制。在传统的高压半导体器件中，通过减少漂移区掺杂来改进击穿电压可以导致器件的开态电阻的不期望的增大。

因此，虽然现有的高压半导体器件对于它们的预期目的通常已经能够满足，但是它们不是在每个方面都已完全令人满意。

发明内容

本发明的实施例提供一种器件，包括：源极和漏极，设置在衬底中，所述源极具有第一导电类型，所述漏极具有所述第一导电类型；第一介电组件，设置在所述源极和所述漏极之间的所述衬底的表面上；漂移区，设置在所述衬底中，其中，所述漂移区具有所述第一导电类型；第一掺杂区，具有第二导电类型并且设置在所述第一介电组件下方的所述漂移区内，所述第二导电类型与所述第一导电类型相反；第二掺杂区，具有所述第二导电类型并且设置在所述漂移区内，其中，所述第二掺杂区至少部分地围绕所述源极和所述漏极中的一个；电阻器，直接设置在所述第一介电组件上；以及栅极，直接设置在所述第一介电组件上，其中，所述栅极电连接至所述电阻器。

根据本发明的另一实施例，提供了一种器件，包括：晶体管，具有栅极、源极和漏极，其中：所述源极和所述漏极形成在掺杂的衬底中并且通过所述衬底的漂移区分隔开，其中，所述漂移区包括P掺杂部分和N掺杂部分；所述栅极形成在所述漂移区上方并且形成在所述源极和所述漏极之间；并且所述晶体管配置为处理至少几百伏的高压条件；介电结构，形成在所述晶体管的所述源极和所述漏极之间，所述介电结构突入所述衬底和从所述衬底突出，其中，所述介电结构的不同部分具有不均匀的厚度；以及电阻器，形成在所述介电结构上方，所述电阻器具有基本均匀地间隔开的多个卷绕片段；其中，所述电阻器电连接至所述晶体管的所述栅极。

根据本发明的又一实施例，提供了一种方法，包括：在衬底中形成漂移区，其中，所述漂移区包括具有不同导电类型的掺杂区；在所述漂移区上方形成介电隔离结构；在所述介电隔离结构上方形成晶体管的栅极；在所述介电隔离结构上方形成电阻器器件，其中，所述电阻器器件包括多个卷绕片段；以及在所述衬底中形成源极和漏极，其中，所述源极和所述漏极通过所述漂移区和所述介电隔离结构分隔开，其中，所述电阻器器件和所述栅极设置在所述源极和所述漏极之间，并且其中，所述电阻器器件和所述栅极电连接。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。