[发明专利]半导体器件及其制造方法

说明书

公开了一种半导体器件及其制造方法，半导体器件包括：衬底，所述衬底中设置有实现器件功能的元胞器件结构；位于所述衬底上方的介质层，所述介质层中设置有第一类接触孔和第二类接触孔，所述第一类接触孔和第二类接触孔贯穿所述介质层；位于所述介质层上方的元胞区金属电极和终端区金属电极，所述元胞区金属电极填充所述第一类接触孔，所述终端区金属电极填充所述第二类接触孔；位于所述元胞区金属电极和终端区金属电极上方的钝化层，所述钝化层暴露出部分所述元胞区金属电极和部分所述介质层。本发明实施例的半导体器件提高了半导体器件的可靠性。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其制造方法。

背景技术

半导体器件通常包括在衬底上方依次层叠的介质层、金属层和钝化层。半导体器件在制造过程中，需要刻蚀金属层和钝化层。由于工艺需求，金属层和钝化层均需要被过刻蚀。金属层被过刻蚀的过程中，金属层被刻蚀区域下方的介质层被刻蚀。钝化层被过刻蚀的过程中，划片道区域的介质层被刻蚀。被刻蚀的介质层的厚度减薄，外界气氛中的金属离子、水汽、化学物质等杂质易侵入介质层中并透过厚度减薄的介质层影响衬底中元胞器件结构的电场分布，降低了半导体器件的可靠性。

发明内容

鉴于上述问题，本发明的目的在于提供一种半导体器件及其制造方法，提高了衬底中元胞器件结构的电场分布的稳定性，提高了半导体器件的可靠性。

根据本发明实施例的第一方面，提供一种半导体器件，包括：

衬底，所述衬底中设置有实现器件功能的元胞器件结构；

位于所述衬底上方的介质层，所述介质层中设置有第一类接触孔和第二类接触孔，所述第一类接触孔和第二类接触孔贯穿所述介质层；

位于所述介质层上方的元胞区金属电极和终端区金属电极，所述元胞区金属电极填充所述第一类接触孔，所述终端区金属电极填充所述第二类接触孔；

位于所述元胞区金属电极和终端区金属电极上方的钝化层，所述钝化层暴露出部分所述元胞区金属电极和部分所述介质层。

可选地，所述半导体器件还包括：阻挡层，所述阻挡层位于所述介质层和所述钝化层之间，所述阻挡层覆盖所述介质层，所述第一类接触孔和第二类接触孔贯穿所述阻挡层，所述钝化层暴露出部分所述阻挡层。

可选地，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层位于所述第二钝化层下方，所述第一钝化层和所述第二钝化层的侧壁齐平。

可选地，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层位于所述第二钝化层下方，所述第二钝化层覆盖所述第一钝化层的侧壁。

可选地，所述第一钝化层的材料包括二氧化硅、氮化硅和氮氧化硅中一种材料或多种材料的组合。

可选地，所述第一钝化层的厚度包括至

可选地，所述第二钝化层的材料包括聚酰亚胺。

可选地，所述第二钝化层的厚度包括2至15um。

可选地，所述阻挡层的材料包括氮化硅和氮氧化硅中一种材料或多种材料组合。

可选地，所述阻挡层的材料包括：Ti、TiN、W、Al、Cu、Pt和Co中一种材料或多种材料的组合。

可选地，所述阻挡层的厚度包括至

可选地，金属层与所述阻挡层的刻蚀选择比高于所述金属层与所述介质层的刻蚀选择比，所述钝化层与所述阻挡层的刻蚀选择比高于所述钝化层与所述介质层的刻蚀选择比。

可选地，所述半导体器件包括划片道区域，所述终端区金属电极的侧壁与所述划片道区域的侧壁之间的距离大于等于30um；所述终端区金属电极的侧壁与所述第一钝化层的侧壁之间的距离大于等于5um。