[发明专利]一种复合衬底及制备方法、射频集成芯片制备方法

说明书

本发明提供一种复合衬底及制备方法、射频集成芯片制备方法，涉及半导体技术领域，方法包括：提供砷化镓基底，在高电子迁移率晶体管区域刻蚀异质结双极晶体管外延层结构以露出高电子迁移率晶体管外延层结构，高电子迁移率晶体管外延层结构位于高电子迁移率晶体管区域、异质结双极晶体管区域和键合区域，异质结双极晶体管外延层结构位于异质结双极晶体管区域和键合区域；在键合区域的异质结双极晶体管外延层结构上沉积结合层。在结合层上通过键合形成键合压电层，从而可以将高电子迁移率晶体管外延层结构、异质结双极晶体管外延层结构和键合压电层集成，在封装时，能够提高芯片集成化，减小打线，减小体积。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种复合衬底及制备方法、射频集成芯片制备方法。

背景技术

5G服务于2019年在一些国家启动，2020年在包括中国在内的许多国家启动。在用户设备中通常包含前端模块，而前端模块通常包含滤波器、高电子迁移率晶体管、异质结双极晶体管等部件。由于前端模块中的各部件的物理特性导致整合度不佳的问题，故通常需要制成多个独立的组件，这会被占去较多空间，但随着异质接面双载子暨假晶高速电子移动晶体管(BiHEMT)的推出，可以将高电子迁移率晶体管和异质结双极晶体管集成。

对于用户设备中的sub-6G滤波器(如n77或n79)，由于其频率高、带宽宽，采用压电滤波器(如SAW和BAW)在技术上是困难的，压电滤波器主要通过压电材料制作，因此，难以和现有的通讯设备前端模块中的BiHEMT器件集成，导致其占用面积较大，不利于器件的高度集成。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种复合衬底及制备方法、射频芯片集成芯片制备方法，以改善现有前端模块占用面积较大的问题。

为实现上述目的，本发明实施例采用的技术方案如下：

本发明实施例的一方面，提供一种复合衬底制备方法，方法包括：提供砷化镓基底，其中，砷化镓基底具有高电子迁移率晶体管区域、异质结双极晶体管区域和键合区域；在砷化镓基底上外延生长，依次形成高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构；在高电子迁移率晶体管区域刻蚀异质结双极晶体管外延层结构以露出高电子迁移率晶体管外延层结构，高电子迁移率晶体管外延层结构位于高电子迁移率晶体管区域、异质结双极晶体管区域和键合区域，异质结双极晶体管外延层结构位于异质结双极晶体管区域和键合区域；高电子迁移率晶体管区域的对应外延层结构用于形成高电子迁移率晶体管器件结构，异质结双极晶体管区域的对应外延层结构用于形成异质结双极晶体管器件结构；在异质结双极晶体管外延层结构上表面的键合区域沉积结合层；在结合层上通过键合形成键合压电层。

可选的，结合层为硅层、氧化硅层或尖晶石。

可选的，键合压电层为钽酸锂层或铌酸锂层。

可选的，在结合层上通过键合形成键合压电层之后，方法还包括：减薄键合压电层以形成目标键合压电层。

可选的，减薄键合压电层以形成目标键合压电层包括：通过化学机械抛光减薄键合压电层以形成目标键合压电层。

可选的，目标键合压电层的厚度为1μm至3μm。

本发明实施例的一方面，提供一种复合衬底，包括砷化镓基底，砷化镓基底具有高电子迁移率晶体管区域、异质结双极晶体管区域和键合区域；在砷化镓基底依次设置有高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构，在高电子迁移率晶体管区域露出高电子迁移率晶体管外延层结构，高电子迁移率晶体管区域的对应外延层结构用于形成高电子迁移率晶体管器件结构，异质结双极晶体管区域的对应外延层结构用于形成异质结双极晶体管器件结构，在异质结双极晶体管外延层结构上表面的键合区域依次设置结合层和键合压电层。