[发明专利]振荡电路以及半导体集成电路

说明书

本发明提供一种振荡电路以及半导体集成电路，能够抑制由于定电流电路的异常所引起的时钟信号的频率的上限。本发明的振荡电路包含定电流电路、振荡器以及电流限制电路。定电流电路根据电源电压而产生第1输出电流。电流限制电路接收第1输出电流及产生第2输出电流，且在电源电压下降到低于定电流电路的运作保证范围的下限时，限制第2输出电流的上限。振荡器根据第2输出电流而产生时钟信号。通过限制第2输出电流的上限，可限制时钟信号的最大频率。

技术领域

本发明是关于振荡电路，特别是关于使用定电流电路的振荡电路。

背景技术

现有技术已提到多种定电流电路的技术或应用。例如日本专利特开2005-234890号公报揭示了将电流镜电路用于定电流电路。日本专利特开2013-97751号公报公开了不依存电源电压且输出恒定电流的定电流电路。此外，日本专利特开2017-69825号公报揭示了使用定电流电路(V/I转换电路)的振荡电路。

图1表示既有的定电流电路10，其包含：运算放大器OP、PMOS晶体管PMOS1、PMOS2以及可变电阻R_T。PMOS晶体管PMOS1及可变电阻R_T之间具有节点N。运算放大器OP的反相输入端子(-)接收基准电压V_REF，非反相输入端子(+)接收节点N的电压V_N。晶体管PMOS1与可变电阻R_T串联在电源电压VDD与接地电位GND之间，晶体管PMOS1的栅极与运算放大器OP的输出连接。可变电阻R_T被配置以相应于电路元件的公差等而微调其电阻值。运算放大器OP控制晶体管PMOS1的栅极电压，使得节点N的电压V_N与基准电压V_REF相等(V_N＝V_REF)。换言之，运算放大器OP作为单位增益缓冲器来运作。因此，流通于晶体管PMOS1的基准电流，以I_REF＝V_REF/R_T表示，基准电流I_REF成为不依存电源电压的变动的定电流。另外，运算放大器OP的输出还可耦接至与晶体管PMOS1构成电流镜电路的晶体管PMOS2的栅极。由此，晶体管PMOS2可产生与流通于晶体管PMOS1的电流I_REF相应的输出电流I_MIRROR，且将所述输出电流I_MIRROR提供给负载。

图2表示利用图1所示的定电流电路10的振荡电路的一例。振荡器20包含一对的延迟电路22、24及正反器电路26。定电流电路10的P型晶体管PMOS2(绘示于图3中的(A)中)提供输出电流I_MIRROR给延迟电路22、24的第一输入端。延迟电路22、24的输出OUT1、OUT2分别与正反器电路26的输入S、R连接。正反器电路26的输出Q、分别与延迟电路22、24的第二输入端连接，且在输出Q产生时钟信号CLK(clock signal)。其中，输出为输出Q的反相。

图3中的(A)表示延迟电路22的构成，图3中的(B)、(C)、(D)分别为延迟电路22的输入IN、节点N3及输出OUT1上的电压对应时间的运作波形。延迟电路22包含N型晶体管NMOS1、电容器C以及比较器CMP。定电流电路10的P型晶体管PMOS2与延迟电路22的N型晶体管NMOS1串联在电源电压VDD与接地电位GND之间。定电流电路10的晶体管PMOS2所产生的输出电流I_MIRROR被提供给位于晶体管PMOS2与晶体管NMOS1之间的节点N3。电容器C及比较器CMP耦接至节点N3。详细而言，比较器CMP的反相输入端子(-)接收基准电压V_REF，非反相输入端子(+)接收节点N3的电压。比较器CMP被配置以比较节点N3的电压与基准电压V_REF，当节点N3的电压小于或等于基准电压V_REF时，比较器CMP输出L位准，当节点N3的电压大于基准电压V_REF时，比较器CMP输出H位准。比较器CMP的输出OUT1与正反器电路26的输入S连接；正反器电路26的输出Q作为输入IN，施加于晶体管NMOS1的栅极。延迟电路24亦为相同的构成。