[发明专利]一种带异步置位复位的CMOS混合型SR忆阻锁存器电路

权利要求书

1.一种带异步置位复位的CMOS混合型SR忆阻锁存器电路，其特征在于，包括SR忆阻锁存器模块和忆阻异步置位复位功能模块；其中，SR忆阻锁存器模块包括第一MOS管T₁、第二MOS管T₂、第三MOS管T₃、第四MOS管T₄、第五MOS管T₅、第六MOS管T₆、第一忆阻器M₁、第一反相器N₁和第二反相器N₂以及第一电阻R₁；忆阻异步置位复位功能模块包括第二忆阻器M₂、第三忆阻器M₃、第四忆阻器M₄、第五忆阻器M₅以及第三反相器N₃，其中T₁、T₂、T₃、T₄和T₆为NMOS晶体管，T₅为PMOS晶体管，M₁、M₂、M₃、M₄、M₅均为Biolek阈值型忆阻器模型；SR忆阻锁存器模块内，第一MOS管T₁、第三MOS管T₃、第五MOS管T₅、第六MOS管T₆的栅极连接SR忆阻锁存器模块的控制端CP；第一MOS管T₁的漏极连接输入端S，第一MOS管T₁的源极连接第二MOS管T₂的栅极；第二MOS管T₂的漏极连接直流电压V₁，第二MOS管T₂的源极连接第四MOS管T₄的漏极、第一忆阻器M₁的负端、第一电阻R₁的一端、第一反相器N₁的输入端以及第二反相器N₂的输出端；第三MOS管T₃的漏极连接输入端R，第三MOS管T₃的源极连接T₄的栅极；第四MOS管T₄的源极连接至地端；第五MOS管T₅的源极连接直流电压V₂，第五MOS管T₅的漏极连接第一忆阻器M₁的正端以及第六MOS管T₆的源极；第六MOS管T₆的漏极连接第一反相器N₁的输出端和第二反相器N₂的输入端；第二反相器N₂的输出端作为SR忆阻锁存器模块的输出端Q₁，连接到后续电路；忆阻异步置位复位功能模块内，第二忆阻器M₂的负端连接SR忆阻锁存器模块的输出端Q₁，也即第二反相器N₂的输出端，第二忆阻器M₂的正端连接第三忆阻器M₃的正端以及第四忆阻器M₄的正端；第三忆阻器M₃的负端连接异步置位端SET；第五忆阻器M₅的正端连接第三反相器N₃的输出端，第五忆阻器M₅的负端连接第四忆阻器M₄的负端作为整个电路的输出端Q；第三反相器N₃的输入端连接异步复位端RESET。

2.根据权利要求1所述的带异步置位复位的CMOS混合型SR忆阻锁存器电路，其特征在于，电压V₁、V₂为直流电压，直流电压V₁的值与SR锁存器输入端S和R的高电平值相同，直流电压V₂的值略小于V₁的值。