[发明专利]一种低成本集成芯片电感的制备方法

说明书

本发明提供的一种低成本集成芯片电感的制备方法，它包括有以下步骤：绕制线圈、模压成型、固化、倒角、绝缘包覆、研磨、电镀。本次发明的集成芯片电感迭代了现行业的绕线型NR电感、绕线型CD电感、绕线型磁屏蔽电感、铜片端电极型一体成型电感的技术，从而大大降低了产品的生产成本，减小产品在电路板上的安装尺寸，增加了集成电路PCB板的安装空间，本发明可以实现智能制造，做到资源节约，环境友好，可以为世界电子产业发展创造独特价值。

技术领域

本发明涉及电感技术，尤其是指一种低成本集成芯片电感的制备方法。

背景技术

传统电感包括有绕线型NR电感、绕线型CD电感、绕线型磁屏蔽电感、铜片端电极型一体成型电感；其中绕线型NR电感本体为磁芯加上绕线/点胶/焊锡后制成，因本体结构、材料特性及生产制程原因导致产品有以下几点缺陷：1.产品本体强度较差。2.产品耐电流/直流电阻特性较差。3.产品无法在高频下使用；绕线型CD电感为磁芯加上绕线/焊锡后制成，因本体结构、材料特性及生产制程原因导致产品有以下几点缺陷：1.产品本体强度很差。2.产品耐电流/直流电阻特性较差。3.产品无法在高频下使用。4.产品线圈本体直接外露导致产品有短路/磁漏等风险；绕线型磁屏蔽电感本体为磁芯加上绕线/焊锡/组装磁套后制成，因本体结构、材料特性及生产制程原因导致产品有以下几点缺陷：1.产品本体强度较差。2.产品耐电流/直流电阻特性较差。3.产品无法在高频下使用。4.产品为组装型电感，生产效率低导致产品成本高，不利于大规模生产，满足不了市场需求；铜片端电极型一体成型电感的产品综合特性较差，生产投资大且产品生产成本高，不利于大规模生产，满足不了市场需求。

发明内容

本发明的目的在于提供一种“L”型电极并采用绝缘包覆，本次发明的一种低成本集成芯片电感迭代了现行业的绕线型NR电感、绕线型CD电感、绕线型磁屏蔽电感、铜片端电极型一体成型电感的技术，从而大大降低了产品的生产成本，节省了在电路板上的安装尺寸，增加了集成电路PCB板的安装空间，为集成电路产业的高度集成化发展创造有利条件；在尺寸相同情况下产品综合性能大幅提升。

为实现上述目的，本发明所提供的技术方案为：一种低成本集成芯片电感的制备方法，它包括有以下主要步骤：绕制线圈、模压成型、倒角、固化、绝缘包覆、研磨、电镀。

作为上述工艺的扩充，本发明的工艺还可以采用以下步骤：绕制空心线圈、模压成型、烘烤固化、熟胚倒角、绝缘包覆、研磨、电极镀镍、电极镀铜、电镀金属化电极、检测包装。

作为上述工艺的优选步骤：所述空心线圈的绕制，其绕制方式采用在绕线治具上多轴绕制，必须参照相应的技术标准。

作为上述工艺的优选步骤：所述模压成型是通过将含空心线圈的绕线治具放入成型机的模具中，再将线圈定点植入模腔，在模腔中注满金属粉末冲压成型制品；成型密度不小于3g/cm³。

作为上述工艺的优选步骤：所述烘烤固化是将制品放入烤箱设备内进行烘烤固化，使用烘烤温度不小于80℃，烘烤时间不少于1H的烘烤条件完成烘烤作业。

作为上述工艺的优选步骤：所述的熟胚倒角是将烘烤固化后的制品按制品重量与倒角介质以一定比例混合后放入倒角设备完成熟胚倒角作业。

作为上述工艺的优选步骤：所述的绝缘包覆是使用聚酰亚胺系材料对制品表面进行绝缘包覆处理，绝缘层厚度为不低于3um，制品包覆后在100℃以上烘烤0.5小时以上固化绝缘层。

作为上述工艺的优选步骤：所述的研磨是将制品整齐排列到治具内，使用高精密磨床对制品进行研磨作业，制品单边研磨不小于3um（绝缘层厚度），研磨后露出制品端部漆包铜线截面。

作为上述工艺的优选步骤：所述的电极镀铜是将研磨后的制品电镀一层不小于1um的铜层。