[发明专利]一种阵列基板结构、显示装置及阵列基板结构的制备方法

说明书

本发明提供一种阵列基板结构、显示装置及阵列基板结构的制备方法，该TFT阵列基板具有双层存储电容结构，可在保证TFT器件的存储电容的容量一定以及保证TFT器件可靠性的前提下，减小像素面积，提高显示面板的PPI，同时增加版图设计的灵活性；此外，通过将辅助金属层设置在第一金属层和第三金属层之间，可以使辅助金属层上方和下方的绝缘层通过一次构图工艺同时完成图案化，这样可以节约一张掩膜版、减少一道构图工艺的曝光、刻蚀和剥离等制程，节约TFT阵列基板的制程成本；本发明提供的显示装置，采用了上述的TFT阵列基板，在相同的显示尺寸下，该显示装置的像素分布密度大大提高，显示画面更清晰。

本案是以申请日为2018-03-21，申请号为201810234371.4，名称为“一种TFT阵列基板、显示装置及TFT阵列基板的制备方法”的发明专利为母案而进行的分案申请。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板结构、显示装置及阵列基板结构的制备方法。

背景技术

由于显示屏始终有高清的要求，这就要求像素面积不断减小，以增大像素的分布密度(PPI)。近年来，显示面板的像素密度(PPI)的提高一般受限于像素结构中薄膜晶体管(TFT)的尺寸及布线间距，通过减小TFT的尺寸大小以及布线间距可提高PPI。例如，通过共用电极的方法来缩减布线间距，达到提高PPI的效果。然而，像素面积不断减小，必然会导致工艺的复杂度提高、TFT器件存储电容不断降低，甚至使TFT器件的可靠性难以保证。

发明内容

本发明所要解决的技术问题是：提供一种阵列基板结构、显示装置及阵列基板结构的制备方法，该TFT阵列基板具有双层存储电容结构，可在保证TFT器件的存储电容的容量一定以及保证TFT器件可靠性的前提下，减小像素面积，提高显示面板的PPI，同时增加版图设计的灵活性。

为了解决上述技术问题，本发明采用的技术方案为：

一种TFT阵列基板，包括第一金属层、有源层、第三金属层和辅助金属层；所述第一金属层形成栅极，所述第三金属层形成源极和漏极，所述源极和漏极之间的有源层为沟道区域；所述第三金属层位于所述第一金属层的上方，所述辅助金属层位于所述第一金属层和第三金属层之间，所述第一金属层、第三金属层和辅助金属层之间通过绝缘层隔开；所述第一金属层、辅助金属层与夹在所述第一金属层和辅助金属层之间的绝缘层构成第一存储电容；所述第三金属层、辅助金属层与夹在所述第三金属层和辅助金属层之间的绝缘层构成第二存储电容。

本发明采用的另一技术方案为：

一种显示装置，包括上述的TFT阵列基板。

本发明采用的另一技术方案为：

一种TFT阵列基板的制备方法，包括如下步骤：

步骤1：在基板上依次形成栅极、栅极绝缘层、有源层和刻蚀阻挡层，所述栅极由第一金属层形成；

步骤2：在所述刻蚀阻挡层上形成辅助金属层；

步骤3：在所述刻蚀阻挡层和辅助金属层上形成钝化层；

步骤4：通过一次构图工艺同时对钝化层和刻蚀阻挡层图案化，形成均与有源层连接的第一过孔和第二过孔；

步骤5：在所述钝化层上形成第三金属层，所述第三金属层通过所述第一过孔和第二过孔与所述有源层连接；所述第三金属层在所述第一过孔和第二过孔处分别形成源极和漏极。

本发明的有益效果在于：