[发明专利]半导体器件及其形成方法

权利要求书

1.一种半导体器件，其特征在于，包括：衬底及位于所述衬底上的位线结构、栅极结构、节点接触结构、接触插塞及隔离层，所述衬底中形成有浅沟槽隔离结构，其中：

所述衬底具有存储区及外围电路区，所述位线结构及所述节点接触结构位于所述存储区，且所述节点接触结构排布在所述位线结构的两侧，所述栅极结构及所述接触插塞位于所述外围电路区，且所述接触插塞排布在所述栅极结构的两侧；以及，

所述隔离层覆盖所述位线结构、栅极结构、节点接触结构及接触插塞的顶部，以电性隔离相邻的所述节点接触结构及相邻的接触插塞，且所述外围电路区的隔离层的厚度大于所述存储区的隔离层的厚度。

2.如权利要求1所述的半导体器件，其特征在于，所述外围电路区的隔离层的厚度至少大于所述存储区的隔离层的厚度的两倍。

3.如权利要求1或2所述的半导体器件，其特征在于，所述外围电路区的隔离层及所述存储区的隔离层的顶部均呈波浪状。

4.如权利要求3所述的半导体器件，其特征在于，所述存储区的隔离层的顶部的波浪的波底低于所述节点接触结构的顶部。

5.如权利要求1或2所述的半导体器件，其特征在于，所述外围电路区的隔离层的顶部高于所述存储区的隔离层的顶部。

6.如权利要求5所述的半导体器件，其特征在于，所述接触插塞顶部覆盖所述隔离层的厚度大于所述节点接触结构顶部覆盖的隔离层的厚度的三倍。

7.如权利要求1所述的半导体器件，其特征在于，所述节点接触结构的顶部高于所述位线结构的顶部，相邻的所述节点接触结构之间的区域构成第一开口，所述接触插塞的顶部高于所述栅极结构的顶部，相邻的所述接触插塞之间的区域构成第二开口，所述第二开口沿垂直于厚度方向上的截面宽度大于所述第一开口沿垂直于厚度方向上的截面宽度。

8.如权利要求7所述的半导体器件，其特征在于，所述第一开口的至少部分深度被所述隔离层填充，所述第二开口的内壁被所述隔离层覆盖。

9.如权利要求1或7所述的半导体器件，其特征在于，所述半导体器件还包括电容结构及层间介质层，所述电容结构位于所述存储区且位于所述隔离层上，所述电容结构的下电极电性连接所述节点接触结构，所述层间介质层覆盖所述电容结构及所述外围电路区的隔离层。

10.如权利要求9所述的半导体器件，其特征在于，所述电容结构的金属氧化物层的底部低于所述接触插塞的顶部。

11.如权利要求9所述的半导体器件，其特征在于，所述电容结构的金属氧化物层至少由两层不同材料层构成。

12.如权利要求9所述的半导体器件，其特征在于，所述层间介质层中具有第一导电插塞及第二导电插塞，所述第一导电插塞及所述第二导电插塞分别位于所述存储区及所述外围电路区，所述第一导电插塞至少贯穿所述层间介质层并与对应的所述电容结构的上电极电性连接，所述第二导电插塞至少贯穿所述层间介质层及所述隔离层并与对应的所述接触插塞电性连接。

13.如权利要求12所述的半导体器件，其特征在于，所述第二导电插塞位于所述隔离层中的部分在沿垂直于厚度方向上的截面宽度沿靠近所述衬底的方向逐渐减小。