[发明专利]半导体器件及其形成方法

说明书

本发明提供了一种半导体器件及其形成方法中，位线结构及节点接触结构位于衬底的存储区且节点接触结构排布在位线结构的两侧，栅极结构及接触插塞位于衬底的外围电路区且接触插塞排布在栅极结构的两侧，隔离层覆盖位线结构、栅极结构、节点接触结构及接触插塞的顶部以电性隔离相邻的节点接触结构及相邻的接触插塞，由于外围电路区的隔离层的厚度大于存储区的隔离层的厚度，后续在刻蚀外围电路区的隔离层形成暴露出接触插塞的沟槽时，在不改变刻蚀方法的情况下，沟槽更容易与接触插塞对准，从而使得在沟槽中形成的导电插塞不会与接触插塞发生偏移，扩宽了工艺窗口，提升了器件的性能和可靠性，且能够省略一些制备步骤。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备凹入式栅极结构的DRAM单元会包含存储阵列以及外围电路，存储阵列以及外围电路通常同步制备。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器的效能及可靠度。

发明内容

本发明的目的在于提供一种半导体器件及其形成方法，以解决现有的电容结构容易被外界侵扰，寿命低和可靠性的问题。

为了达到上述目的，本发明提供了一种半导体器件，包括：衬底及位于所述衬底上的位线结构、栅极结构、节点接触结构、接触插塞及隔离层，其中：

所述衬底具有存储区及外围电路区，所述位线结构及所述节点接触结构位于所述存储区，且所述节点接触结构排布在所述位线结构的两侧，所述栅极结构及所述接触插塞位于所述外围电路区，且所述接触插塞排布在所述栅极结构的两侧；以及，

所述隔离层覆盖所述位线结构、栅极结构、节点接触结构及接触插塞的顶部，以电性隔离相邻的所述节点接触结构及相邻的接触插塞，且所述外围电路区的隔离层的厚度大于所述存储区的隔离层的厚度。

可选的，所述外围电路区的隔离层的厚度大于所述存储区的隔离层的厚度的两倍。

可选的，所述外围电路区的隔离层及所述存储区的隔离层的顶部均呈现波浪状。

可选的，所述存储区的隔离层的顶部的波浪的波底低于所述节点接触结构的顶部。

可选的，所述外围电路区的隔离层的顶部高于所述存储区的隔离层的顶部。

可选的，所述接触插塞顶部覆盖所述隔离层的厚度大于所述节点接触结构顶部覆盖的隔离层的厚度的三倍。

可选的，所述节点接触结构的顶部高于所述位线结构的顶部，相邻的所述节点接触结构之间的区域构成第一开口，所述接触插塞的顶部高于所述栅极结构的顶部，相邻的所述接触插塞之间的区域构成第二开口，所述第二开口沿垂直于厚度方向上的截面宽度大于所述第一开口沿垂直于厚度方向上的截面宽度。

可选的，所述第一开口的至少部分深度被所述隔离层填充，所述第二开口的内壁被所述隔离层覆盖。

可选的，所述半导体器件还包括电容结构及层间介质层，所述电容结构位于所述存储区且位于所述隔离层上，所述电容结构的下电极电性连接所述节点接触结构，所述层间介质层覆盖所述电容结构及所述外围电路区的隔离层。

可选的，所述电容结构的金属氧化物层的底部低于所述接触插塞的顶部。

可选的，所述电容结构的金属氧化物层至少由两层不同材料层构成。