[发明专利]减少存储器件中编程干扰的方法及利用该方法的存储器件

说明书

一种存储器件，包括：顶部选择单元、顶部虚设单元和存储单元串。所述顶部选择单元具有耦合到位线的第一端子以及耦合到顶部选择线的控制端子。所述顶部虚设单元具有耦合到顶部虚设字线的控制端子。所述存储单元串具有耦合到相应字线的控制端子。操作所述存储器件的方法包括：在编程操作之前，在向所述字线施加低电压的同时，向所述顶部虚设字线、所述顶部选择线和所述位线施加预脉冲电压，并且然后在向所述字线施加所述低电压的同时，向所述顶部虚设字线、所述顶部选择线和所述位线顺序地施加所述低电压。

本申请是申请日为2019年12月9日，名称为“减少存储器件中编程干扰的方法及利用该方法的存储器件”，申请号为201980003569.4的发明专利申请的分案申请。

技术领域

本发明涉及非易失性存储器，并且尤其涉及一种减少存储器件中的编程干扰的方法以及使用该方法的存储器件。

背景技术

非易失性存储器已经广泛用于个人计算机、电信、消费电子器件和其他领域。电可擦除可编程只读存储器(EEPROM)和闪存是使用最广泛的非易失性存储器之一。

随着半导体器件的继续缩小，非易失性存储器的集成度已经提高，从而增强了器件性能和价格竞争力。然而，集成度的增加也加剧了在编程期间非易失性存储器中的存储单元之间的不期望的耦合和干扰，从而降低了数据可靠性。当希望对选择的字线上的一个选择的存储单元进行编程而不对同一字线上和其他字线上的其他单元编程时发生干扰。当将电压施加到选择的字线时，该电压不仅施加到选择的单元，而且还施加到沿着同一字线的未选择以进行编程的其他单元。选择的字线上未选择的单元，特别是与选择的单元相邻的单元，可能会被意外编程。未选择的单元的无意编程被称为“编程干扰”。

发明内容

根据一个实施例，提供了一种操作存储器件的方法。所述存储器件包括顶部选择单元、顶部虚设单元和存储单元串。所述顶部选择单元具有耦合到位线的第一端子以及耦合到顶部选择线的控制端子。所述顶部虚设单元具有耦合到所述顶部选择单元的第二端子的第一端子以及耦合到顶部虚设字线的控制端子。所述存储单元串具有耦合到所述顶部虚设单元的第二端子的第一端子以及耦合到相应字线的控制端子。所述方法包括：在编程操作之前，在向所述字线施加低电压的同时，向所述顶部虚设字线、所述顶部选择线和所述位线施加预脉冲电压，并且然后在向所述字线施加所述低电压的同时，向所述顶部虚设字线、所述顶部选择线和所述位线顺序地施加所述低电压。

根据另一实施例，一种存储器件，包括：位线；顶部选择线；顶部虚设字线；字线；顶部选择单元；顶部虚设单元；存储单元串；以及控制器。所述顶部选择单元包括：第一端子，耦合到所述位线；控制端子，耦合到所述顶部选择线；以及第二端子。所述顶部虚设单元，包括：第一端子，耦合到所述顶部选择单元的所述第二端子；控制端子，耦合到所述顶部虚设字线；以及第二端子。所述存储单元串包括：第一端子，耦合到所述顶部虚设单元的所述第二端子；控制端子，耦合到相应字线；以及第二端子。所述控制器耦合到所述位线、所述顶部选择线、所述顶部虚设字线和所述字线。在编程操作之前，在向所述字线施加低电压的同时，所述控制器向所述顶部虚设字线、所述顶部选择线和所述位线施加预脉冲电压，并且然后在向所述字线施加所述低电压的同时，向所述顶部虚设字线、所述顶部选择线和所述位线顺序地施加所述低电压。

在阅读了在各个图和图样中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的对于本领域技术人员无疑将变得显而易见。

附图说明

图1是根据本发明实施例的存储器件的框图。

图2示出了当采用示例性恢复方法时，图1中的存储器件的选择的信号的波形。

图3示出了当采用另一示例性恢复方法时，图1中的存储器件的选择的信号的波形。

图4是根据本发明实施例的操作图1中的存储器件的方法的流程图。

图5示出了当采用图4的方法时，图1中的存储器件的选择的信号的波形。