[发明专利]半导体装置在审

申请号：	202110411837.5	申请日：	2017-03-08
公开（公告）号：	CN113012742A	公开（公告）日：	2021-06-22
发明（设计）人：	伊东干彦;小柳胜	申请（专利权）人：	东芝存储器株式会社
主分类号：	G11C16/10	分类号：	G11C16/10;G11C16/26;G06F13/16;G06F13/40;G11C5/02;G11C5/06;G11C7/10;G11C7/22
代理公司：	北京律盟知识产权代理有限责任公司 11287	代理人：	杨林勳
地址：	日本***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体装置
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明的实施方式提供一种能够提高动作可靠性的半导体装置。实施方式的半导体装置具有：用于第1通道的多个第1输入输出电路；多个第1输入输出垫，与多个第1输入输出电路分别对应；用于第1通道的多个第2输入输出电路；多个第2输入输出垫，与多个第2输入输出电路分别对应；及输入电路，配置于多个第1输入输出垫的行与多个第2输入输出垫的行之间，进行将来自多个第1输入输出电路及多个第2输入输出电路的数据向存储器的输入。于存储器中，基于输入的时钟信号的上升及下降，取得从多个第1输入输出垫及多个第2输入输出垫向存储器输入的数据。

分案申请的相关信息

本案是分案申请。本案的母案是申请日为2017年3月8日、申请号为201710134242.3、发明名称为“半导体装置”的发明专利申请案。

相关申请

本申请案享受将日本专利申请2016-162762号(申请日：2016年8月23日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

已知有在设置于半导体基板上的接口芯片上，通过硅贯通电极(TSV:Through-Silicon Via:硅穿孔)而积层核心芯片的半导体装置。

发明内容

本发明的实施方式提供一种能够提高动作可靠性的半导体装置。

实施方式的半导体装置具有：用于第1通道的多个第1输入输出电路；多个第1输入输出垫，与多个第1输入输出电路分别对应；用于第1通道的多个第2输入输出电路；多个第2输入输出垫，与多个第2输入输出电路分别对应；及输入电路，配置于多个第1输入输出垫的行与多个第2输入输出垫的行之间，进行来自多个第1输入输出电路及多个第2输入输出电路的数据的向存储器的输入。于存储器中，基于输入的时钟信号的上升及下降而取得从多个第1输入输出垫及多个第2输入输出垫向存储器输入的数据。

附图说明

图1是本实施方式的存储器系统的框图。

图2是表示实施方式的I/F芯片400的构成的图。

图3是表示第1实施方式的I/F芯片400的垫Pa的配置构成的图。

图4是表示实施方式的I/F芯片400的数据输入(数据写入)侧的配线的图。

图5是表示实施方式的I/F芯片400的数据输出(数据读出)侧的配线的图。

图6是表示实施方式的I/F芯片400与NAND(Not And:与非)型闪存100的安装方法的剖视图。

图7(a)～(e)是用来说明读出实施方式的NAND型闪存100时的信号DQS及信号BDQS与数据的关系的图。

图8是表示比较例的垫的配置的构成的图。

图9是表示第2实施方式的I/F芯片400的垫Pa的配置构成的图。

图10是表示第3实施方式的I/F芯片400的垫Pa的配置构成的图。

图11是表示第4实施方式的I/F芯片400的垫Pa的配置构成的图。