[发明专利]实现NAND门系统和实现NOR门系统的集成电路

说明书

本发明涉及实现NAND门系统和实现NOR门系统的集成电路。一种实现NAND门系统的集成电路，包括：第一输入，其耦合到第一肖特基二极管的阴极；x个附加输入，其耦合到x个附加肖特基二极管的x个相应的阴极，其中，x是整数；逆变器，其具有逆变器输入和逆变器输出，其中：集成电路被配置用于异步操作；逆变器在高压电源和低压电源之间被偏置；逆变器输入耦合到第一肖特基二极管的阳极和x个附加肖特基二极管的x个相应的阳极；并且逆变器输出耦合到NAND门系统的输出；以及源极跟随器树，其包括一个或多个N型晶体管，其中，源极跟随器树在高压电源和逆变器输入之间被偏置。

本申请是PCT申请号为PCT/US2018/026817、国际申请日为2018 年4月10日、中国申请号为201880031001.9、发明名称为“肖特基CMOS 异步逻辑单元”的申请的分案申请。

技术领域

本申请涉及半导体器件和电路，并且更具体地，涉及采用超互补金属氧化物半导体(SCMOS^TM)器件并因此由于改善功耗、工作速度、电路面积和器件密度而展现出改进的器件性能的模拟、数字和混合信号集成电路(IC)。

背景技术

自从引入集成电路(IC)以来，工程师一直试图增加IC上电路的密度，这降低了所谓IC的制造成本。一种方法是将更多的组件/功能放到芯片上。第二种方法是在更大的晶圆上构建更多芯片以降低IC成本。例如，硅晶圆的尺寸已从1960年代的平均直径3英寸增长到如今的12 英寸。

过去曾尝试过各种尝试以改善IC功能、性能和成本指标。早期的 IC实施方式使用双极结型晶体管(BJT)，该双极结型晶体管(BJT) 具有垂直堆叠的各个扩散区的层，以及包含三个开关端子(基极、发射极和集电极)以及其他电阻(R)和电容(C)电路元件的隔离晶体管袋。然而，在最近十年的IC实施方式中，是V-I信号和用于在芯片上容纳更多组件的PHY参数缩放。

CMOS技术紧随其后，并超越了BJT技术，后者相对笨重，提供差的晶体管产量，展现高DC电力使用。使用互补MOS(CMOS)结构的器件复杂度已增长到数十亿电路元件。30多年来，通过缩小CMOS 晶体管的物理尺寸，实现了成本降低和CMOS技术性能提高。这些尺寸缩小到在关键器件参数中只有几个分子层厚的大小。然而，CMOS 的进一步缩小正受到物理定律的限制。除了试图制造数百亿个具有“分子”尺寸的CMOS电路元件外，这些显著更小的电路还以非常低的信号(电压)电平工作，使其信号完整性易受噪声影响，并导致速度下降和/或功率/热流失。

发明内容

在各种实施例中，肖特基(Schottky)-CMOS(在本文中也称为“超级CMOS”和SCMOS^TM)技术被用于使用诸如低阈值肖特基势垒二极管(LtSBD^TM)的肖特基势垒二极管(SBD)来构建电路块，从而解决与对更高半导体效率的需求不断增加以及即将出现的CMOS晶体管尺寸的物理限制有关的上述缺陷和问题。

在一些实施例中，集成电路实现NAND门系统。集成电路包括耦合到第一p型肖特基二极管的阴极的第一输入和耦合到x个附加p型肖特基二极管的x个相应的阴极的x个附加输入。该集成电路另外包括第一n型晶体管，该第一n型晶体管包括耦合至第一肖特基二极管的阳极和x个附加肖特基二极管的x个阳极的栅极节点。集成电路还包括p型晶体管，该p型晶体管包括耦合至第一肖特基二极管的阳极和x个附加肖特基二极管的x个相应的阳极的栅极节点。集成电路还包括第二n型晶体管，该第二n型晶体管包括耦合至第一p型肖特基二极管的阴极和x个附加n型晶体管的栅极节点，该x个附加n型晶体管包括耦合至x个附加p型肖特基二极管的x个的相应阴极的x个相应的栅极节点。输出耦合到第一n型晶体管的非栅极节点和p型晶体管的非栅极节点。