[发明专利]具有感测放大器的存储器阵列下工艺边缘垫在审
申请号: | 202110422078.2 | 申请日: | 2021-04-20 |
公开(公告)号: | CN113555050A | 公开(公告)日: | 2021-10-26 |
发明(设计)人: | 何源 | 申请(专利权)人: | 美光科技公司 |
主分类号: | G11C11/4063 | 分类号: | G11C11/4063;G11C11/4074 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 王艳娇 |
地址: | 美国爱*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 有感 放大器 存储器 阵列 工艺 边缘 | ||
1.一种设备,其包括:
第一存储器阵列垫,其包括在第一方向上形成且耦合到第一计数的存储器单元行的存取线分段;
第二存储器阵列垫,其邻近于所述第一存储器阵列垫的边缘形成,所述第二存储器阵列垫包括:
第一对存取线分段,其在所述第一方向上形成,其中所述第一对存取线分段通过相应空间彼此分离,其中所述第一对存取线分段中的每一个耦合到第二计数的存储器单元行;
第二对存取线分段,其在所述第一方向上形成且邻近所述第一对存取线分段,其中所述第二对存取线分段经由存取线连接器跨越所述相应空间连接以形成经组合存取线分段,其中所述第二对存取线分段中的每一个耦合到所述第二计数的存储器单元行;及
第一感测放大器,其形成于所述第一存储器阵列垫与所述第二存储器阵列垫之间的区域下,其中所述第一感测放大器耦合到所述第一存储器阵列垫的所述存取线分段及所述经组合存取线分段;及
第二感测放大器,其形成于所述相应空间下且耦合到所述第一对存取线分段中的每一个。
2.根据权利要求1所述的设备,其中使用经堆叠架构形成第一边缘存储器阵列垫及第二边缘存储器阵列垫。
3.根据权利要求1所述的设备,其中所述第一边缘存储器阵列垫及所述第二边缘存储器阵列垫各自包含使用一个晶体管、一个电容器架构形成的相应存储器单元。
4.根据权利要求1所述的设备,其中所述第一边缘存储器阵列垫及所述第二边缘存储器阵列垫各自包含使用两个晶体管、两个电容器架构形成的相应存储器单元。
5.根据权利要求1所述的设备,其中使用与所述第一对存取线分段及所述第二对存取线分段共同的金属层形成所述存取线连接器。
6.根据权利要求1所述的设备,其中存储器单元行的所述第一计数大于存储器单元行的所述第二计数。
7.根据权利要求1所述的设备,其中所述第一感测放大器示意性地类似于所述第二感测放大器。
8.根据权利要求1所述的设备,其中所述第一感测放大器示意性地不同于所述第二感测放大器。
9.根据权利要求1所述的设备,其中所述第一感测放大器包含阈值电压补偿电路。
10.根据权利要求1所述的设备,其中使用互补金属氧化物半导体CMOS阵列下工艺形成所述第一感测放大器及所述第二感测放大器。
11.一种设备,其包括:
边缘存储器阵列垫,其包括:
第一区段,其包括在第一方向上形成的第一多个交错存取线分段,其中所述第一多个交错存取线分段中的每一个耦合到一定计数的存储器单元行;
第二区段,其在所述第一方向上与所述第一区段的邻近边缘分离一定空间,且包括在所述第一方向上延伸的第二多个交错存取线分段,其中所述第二多个交错存取线分段中的每一个耦合到所述计数的存储器单元行;及
感测放大器组,其包括在所述边缘存储器阵列垫上方或下形成于所述第一区段的所述邻近边缘与所述第二区段之间的所述空间中的多个感测放大器,其中所述多个感测放大器耦合到所述第一多个交错存取线分段的第一子集及所述第二多个交错存取线分段的第一子集;及
多个存取线连接器,其被配置成跨越所述空间延伸以将所述第一多个交错存取线分段的第二子集耦合到所述第二多个交错存取线分段的第二子集,以形成多个经延伸线分段。
12.根据权利要求11所述的设备,其中所述多个存取线连接器形成于与所述第一多个交错存取线分段相同的金属层处。
13.根据权利要求11所述的设备,其进一步包括第二感测放大器组,所述第二感测放大器组包括邻近所述第一区段的所述邻近边缘形成于所述边缘存储器阵列垫上方或下的第二多个感测放大器,其中所述第二多个感测放大器耦合到所述多个经延伸线分段。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110422078.2/1.html,转载请声明来源钻瓜专利网。