[发明专利]具有晶圆间接合结构的存储装置

权利要求书

1.一种存储装置，所述存储装置包括：

单元晶圆，在所述单元晶圆的一个表面上具有第一焊盘；以及

外围晶圆，所述外围晶圆接合到所述单元晶圆的所述一个表面，并且具有联接到所述第一焊盘的第二焊盘，

其中，所述单元晶圆包括：

存储单元阵列；

联接至所述存储单元阵列的第一位线和第二位线；以及

位线选择电路，所述位线选择电路配置成将所述第一位线和所述第二位线中的一者联接到所述第一焊盘，并且

其中，所述外围晶圆包括：

页缓冲器低电压电路，所述页缓冲器低电压电路包括与所述第一位线对应的第一页缓冲器低电压单元以及与所述第二位线对应的第二页缓冲器低电压单元；以及

页缓冲器高电压电路，所述页缓冲器高电压电路配置成将所述第一页缓冲器低电压单元和所述第二页缓冲器低电压单元中的一者联接到所述第二焊盘。

2.根据权利要求1所述的存储装置，其中，所述位线选择电路包括：

第一选择晶体管，所述第一选择晶体管联接在所述第一位线和所述第一焊盘之间，并且配置成响应于第一位线选择信号而电联接所述第一位线和所述第一焊盘；以及

第二选择晶体管，所述第二选择晶体管联接在所述第二位线和所述第一焊盘之间，并配置成响应于第二位线选择信号而电联接所述第二位线和所述第一焊盘，

其中，所述第一位线选择信号和所述第二位线选择信号在不同的时间被激活。

3.根据权利要求2所述的存储装置，

其中，所述第一选择晶体管和所述第二选择晶体管共享第一结区域，并且

其中，所述第一焊盘经由接触件联接到所述第一结区域。

4.根据权利要求1所述的存储装置，其中，所述页缓冲器高电压电路包括：

第一感测晶体管，所述第一感测晶体管联接在所述第二焊盘和所述第一页缓冲器低电压单元之间，并且配置成响应于第一位线感测信号而电联接所述第二焊盘和所述第一页缓冲器低电压单元；以及

第二感测晶体管，所述第二感测晶体管联接在所述第二焊盘和所述第二页缓冲器低电压单元之间，并且配置成响应于第二位线感测信号而电联接所述第二焊盘和所述第二页缓冲器低电压单元，

其中，所述第一位线感测信号和所述第二位线感测信号在不同的时间被激活。

5.根据权利要求4所述的存储装置，

其中，所述第一感测晶体管和所述第二感测晶体管共享第二结区域，并且

其中，所述第二焊盘经由接触件联接到所述第二结区域。

6.根据权利要求1所述的存储装置，其中，所述存储单元阵列包括：

交替地层叠在基板上的多个电极层和多个层间介电层；以及

多个垂直沟道，所述多个垂直沟道穿过所述多个电极层和所述多个层间介电层并且联接到所述第一位线和所述第二位线。

7.一种存储装置，所述存储装置包括：

单元晶圆，在所述单元晶圆的一个表面上具有多个第一焊盘；以及

外围晶圆，所述外围晶圆接合到所述单元晶圆的所述一个表面，并且具有联接到所述多个第一焊盘的多个第二焊盘，

其中，所述单元晶圆包括：

存储单元阵列；

多条位线，所述多条位线联接至所述存储单元阵列，包括多条第一位线以及多条第二位线；以及

位线选择电路，所述位线选择电路配置成将所述多条第一位线或所述多条第二位线联接到所述多个第一焊盘，并且

其中，所述外围晶圆包括：

页缓冲器低电压电路，所述页缓冲器低电压电路包括与所述多条第一位线对应的多个第一页缓冲器低电压单元以及与所述多条第二位线对应的多个第二页缓冲器低电压单元；以及

页缓冲器高电压电路，所述页缓冲器高电压电路配置成将所述多个第一页缓冲器低电压单元或所述多个第二页缓冲器低电压单元联接到所述多个第二焊盘。

8.根据权利要求7所述的存储装置，其中，所述多条第一位线和所述多条第二位线彼此交替地布置。