[发明专利]一种三维存储器失效分析样品制备方法

说明书

本发明涉及集成电路的失效分析技术领域，且公开了一种三维存储器失效分析样品制备方法，包括以下步骤：步骤一、对封装进行电测试，根据电测试结果确认失效位置，并记录下失效的log，使用封装开封技术去除待分析芯片上方的塑封料(EMC)及芯片。本发明利用实时图像采集及拼接技术，将真实芯片与设计图纸进行比对，并进行位置修正，确定失效精确位置后，缩小目标区域，通过阶梯开口方式，精确掌握垂直层数，最终实现快速定位及分析，通过对实际芯片的位置修正和定位，能够更准确及快速的实现失效位置确定，大大缩减了误判的发生率，并且由于定位准确，失效目标区域可以尽可能缩小，提高了分析操作效率。

技术领域

本发明涉及集成电路的失效分析技术领域，具体为一种三维存储器失效分析样品制备方法。

背景技术

三维存储器，通过在硅内部垂直制作电路的方法，大大提高了芯片单位面积的存储密度，是存储容量获得极大的提高。目前，三维存储技术已经发展到128层堆叠，而未来将向200层以上推进。三维矩阵式结构虽然可以提高芯片容量，但对分析技术提出了更高的要求，如说明书图1和图2分别给出了一个典型三维存储结构的结构图和平面图，三维存储结构由一系列基本存储单元矩阵构成，分别由Bit Line(B/L)和Word Line(W/L)控制，B/L和W/L分布在2个垂直截面上，一个基本存储单元的尺寸为100nm以下，一个垂直方向的存储单元形成一个通孔(Channel Hole)，当其中一个存储单元发生故障时，需要在垂直方向实现纳米级精准的定位，而由于存储器的设计特点，图形重复性高，容易发生错误定位的情况，增加了分析难度。

目前常用的三维存储器分析定位流程如图3所示，首先根据电测试结果在芯片设计Layout图纸上找到对应的B/L和W/L，并测量其到芯片边缘的距离，以测量点坐标(X，Y)为中心，选择100*100um的区域作为分析目标区，使用激光或者FIB(聚焦离子束)在芯片表面进行预处理，标记出分析目标区，然后去除该区域的Top Metal层，根据通孔(ChannelHole)查找W/L层数，最终定位到目标W/L上方1～2层W/L，最后使用FIB进行切片分析或平面取样。

现有方法的主要问题在于，分析目标区域定位完全由人工根据测量数据与理论图纸比对进行，由于封装完成的芯片与原始芯片存在差异，如切割偏差以及芯片翘曲变形，人工定位区域可能与实际失效位置存在一定偏差，为了弥补此偏差，需要比较大的分析目标区设定，但这样将导致在目标区内寻找通孔(Channel Hole)的难度增加，分析效率及准确度都受到影响。

发明内容

(一)解决的技术问题

针对现有技术的不足，本发明提供了一种三维存储器失效分析样品制备方法，解决了上述问题。

(二)技术方案

为实现上述目的，本发明提供如下技术方案：

一种三维存储器失效分析样品制备方法，包括以下步骤：

步骤一、对封装进行电测试，根据电测试结果确认失效位置，并记录下失效的log，使用封装开封技术去除待分析芯片上方的塑封料(EMC)及芯片；

步骤二、使用芯片表面delayer技术，去除待分析芯片表面的金属互连层，将通孔(Channel Hole)阵列全部暴露；

步骤三、将芯片置于聚焦离子束设备中，使用图像采集系统，对芯片整个区域，并按照固定放大倍率进行局部放大并按照设定步幅移动拍照，完成照片矩阵，生成照片序列；

步骤四、将步骤三拍摄的照片按照固定顺序传输到图像处理及合成系统中，通过系统合成，将以上照片按序列合成一张完整的实际芯片图；

步骤五、将上述实际芯片图与芯片设计图一同传输到图像校对及修正系统中，并使用图像识别技术对实际芯片照片与设计图进行比对修正，在实际芯片图上标注出发生失效的通孔的位置，并记录相对应的照片序号及在照片中的相对位置；