[发明专利]基于时序的多裸片FPGA的网表分割方法

权利要求书

1.一种基于时序的多裸片FPGA的网表分割方法，其特征在于，所述方法包括：

获取用户输入网表，并根据预定算法将所述用户输入网表中的各个实例模块分配到多裸片FPGA中每个FPGA裸片对应的子网表中得到初始分配结果；

根据所述初始分配结果确定所述用户输入网表中各个待优化节点的时序代价值；

按照各个待优化节点的时序代价值从大到小的顺序依次遍历各个待优化节点，对于每个待优化节点，根据所述待优化节点及其存在直接连接关系的相邻节点的分配结果之间的关系确定将所述待优化节点重新分配到其他各个子网表后的时序代价值，待优化节点及其存在直接连接关系的相邻节点分别为所述用户输入网表中的实例模块；

调整各个待优化节点的分配结果使其分配到时序代价值最小的子网表中，时序代价值越小、对应的待优化节点所在路径的跨子网表次数越小，所述跨子网表数是路径上存在直接连接关系的两个实例模块分别在两个不同的子网表内的数量；

根据调整后的分配结果更新各个待优化节点的时序代价值，并重新执行所述按照各个待优化节点的时序代价值从大到小的顺序依次遍历各个待优化节点的步骤，直到达到预定循环条件时，分割得到每个FPGA裸片对应的子网表，每个子网表包括分配到的所有实例模块以及实例模块之间的网表线网；

其中，每个FPGA裸片上的逻辑资源数量满足分割得到的对应的子网表的逻辑资源需求，所述FPGA裸片上的输入信号连接点引出端满足对应的子网表的输入信号数量，所述FPGA裸片上的输出信号连接点引出端满足对应的子网表的输出信号数量，与所述多裸片FPGA的IO管脚所连接的FPGA裸片满足对应的子网表的IO口需求。

2.根据权利要求1所述的方法，其特征在于，

每个待优化节点的时序代价值根据其各个可达寄存器节点的辅助时序代价进行更新，每个待优化节点及其存在直接连接关系的相邻节点的分配结果之间的关系用于更新其各个可达寄存器节点的辅助时序代价；

其中，每个待优化节点的可达寄存器节点包括与所述待优化节点在同一路径上且位于所述待优化节点的信号传输方向下游的、类型为寄存器的实例模块。

3.根据权利要求2所述的方法，其特征在于，所述每个待优化节点的时序代价值根据其各个可达寄存器节点的辅助时序代价进行更新，包括：

将所述待优化节点的时序代价值更新为自身当前的时序代价值和各个可达寄存器节点的辅助时序代价之间的最大值：C1＝max(C1,C2_1,C2_2…C2_k)，其中，C1是所述待优化节点的时序代价值，C2_1,C2_2…C2_k为所述待优化节点的各个可达寄存器节点的辅助时序代价。

4.根据权利要求2所述的方法，其特征在于，所述每个待优化节点的时序代价值根据其各个可达寄存器节点的辅助时序代价进行更新，包括：

将所述待优化节点的时序代价值及其对应的各个可达寄存器节点的辅助时序代价分别按各自对应的权重加权后的最大值作为所述待优化节点的更新后的时序代价值：C1＝max(C1×w_C1,C2_1×w_{C2_1},C2_2×w_{C2_2}…C2_k×w_{C2_k})，其中，C1是所述待优化节点的时序代价值，C2_1,C2_2…C2_k为所述待优化节点的各个可达寄存器节点的辅助时序代价，w_C表示节点C对应的权重，不同节点对应的权重相同或不同。

5.根据权利要求4所述的方法，其特征在于，

每个节点的权重根据所述节点所在路径的预估时序余量确定，路径的预估时序余量越小、对应的时序紧张程度越高、节点的权重越大。