[发明专利]用于增强钨沉积填充的钨的原子层蚀刻

说明书

本发明涉及用于增强钨沉积填充的钨的原子层蚀刻。本发明提供了使用沉积‑蚀刻‑沉积工艺将钨沉积到高深宽比的特征中的方法，该工艺整合了多种沉积技术与在蚀刻期间交替的表面改性的脉冲和去除的脉冲。

本申请是申请号为201610643282.6、申请日为2016年8月8日、发明名称为“用于增强钨沉积填充的钨的原子层蚀刻”的发明专利申请的分案申请。

技术领域

本发明总体上涉及半导体领域，更具体地涉及用于增强钨沉积填充的钨的原子层蚀刻。

背景技术

半导体制造工艺通常涉及金属(如钨)沉积到特征(例如通孔或沟槽)内以形成触点或互连件。然而，随着器件的缩小，特征变得更小且更难以填充，特别是在高级的逻辑和存储器的应用中。

发明内容

本发明提供了填充在衬底上的特征的方法。一个方面涉及一种通过以下步骤填充衬底上的特征的方法：(a)在特征内沉积第一数量的金属；以及(b)相对于所述特征的内部区域，通过以下操作定向地蚀刻在所述特征的开口处或附近的所述金属：(i)通过将所述金属暴露于含卤素的气体使所沉积的所述金属的表面改性；以及(ii)使经改性的所述表面暴露于活化气体以选择性地蚀刻所述金属。该方法还可以包括重复(a)和(b)。

在多种实施方式中，所述金属包含钛、钽、镍、钴、或钼中的一种。在一些实施方式中，所述金属包含钨。

在一些实施方式中，所述含卤素的气体可以选自由氯、溴、碘、六氟化硫、四氟化硅、三氯化硼以及它们的组合组成的组。在一些实施方式中，所述活化气体是惰性气体，例如氖、氪、氩或者它们的组合。

所述方法还可以包括在(i)和(ii)中的至少一种期间施加偏置。所述偏置功率可以小于阈值偏置功率。所述偏置功率可以小于约80Vb。

在多种实施方式中，(b)包括自限反应。在一些实施方式中，所述衬底包含具有不同尺寸的开口的特征。所述特征可以具有至少3:1的深宽比。在一些实施方式中，所述开口的宽度小于20nm。

在一些实施方式中，(a)和(b)在不破坏真空的情况下进行。在一些实施方式中，(a)和(b)在同一室中进行。在一些实施方式中，(a)和(b)在同一工具的不同室中进行。

所述方法还可以包括在(i)和(ii)中的至少一种期间点燃等离子体。所述等离子体功率可以介于约0W和约1000W之间。

另一方面可以涉及一种方法，该方法包括：(a)用钨部分地填充特征；(b)通过将衬底暴露于交替的含卤素气体的脉冲和活化气体的脉冲定向地蚀刻在所述特征的开口处或附近的钨；以及(c)用钨填充特征。

在一些实施方式中，在(b)期间施加偏置。在一些实施方式中，在(b)期间以阈值偏置功率施加偏置。

在多种实施方式中，(a)和(b)在不破坏真空的情况下进行。在一些实施方式中，(a)和(b)在同一室中进行。所述方法还可以包括重复(a)和(b)。填充所述特征可以包括重复(a)和(b)。

所述钨可以通过CVD沉积。在一些实施方式中，所述钨通过ALD沉积。所述钨可以通过将所述衬底暴露于交替的含钨前体的脉冲和还原剂的脉冲沉积。所述钨可以使用含氯的钨前体沉积。在一些实施方式中，所述钨是无氟钨。

另一个方面涉及一种用于处理半导体衬底的装置，该装置包括：处理室，其包括喷头和衬底支撑件，等离子体产生器，以及具有至少一个处理器和存储器的控制器，其中，所述至少一个处理器和所述存储器彼此通信地连接，所述至少一个处理器至少操作性地与流量控制硬件连接，并且所述存储器存储用于下述操作的机器可读指令：(i)将含钨前体与还原剂引入所述室以在衬底上沉积钨，(ii)引入含卤素的气体以使所述钨的表面改性，以及(iii)引入活化气体并点燃等离子体以蚀刻所述钨的改性的表面的至少一部分。