[发明专利]半导体结构与其制备方法

说明书

本公开提供一种半导体结构以及该半导体结构的制备方法，该半导体结构具有一有机介电层，该有机介电层设置在一接合垫下，并经配置以释放应力。该半导体结构具有一基底、一第一介电层、一第二介电层、一导电通孔、一第三介电层以及一接合垫；该基底具有一第一表面以及一第二表面，该第二表面相对该第一表面设置；该第一介电层设置在该基底的该第一表面上；该第二介电层设置在该基底的该第二表面上；该导电通孔延伸经过该基底，并部分经过该第一介电层与该第二介电层；该第三介电层设置在该第二介电层内，并围绕该导电通孔的一部分；该接合垫设置在该第三介电层与该导电通孔上；其中该第三介电层的一介电常数大致不同于该第二介电层的一介电常数。

技术领域

本申请案主张2020年4月24日申请的美国正式申请案第16/857,906号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体结构以及该半导体结构的制备方法。特别是涉及一种半导体结构以及该半导体元件的制备方法，该半导体结构具有一有机介电层，该有机介电层设置在一接合垫下，并经配置以释放应力，而该半导体结构的制备方法包括设置该有机介电层，并形成该接合垫在该有机介电层上。

背景技术

半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的制造包含依序沉积不同材料层在一半导体晶圆上，并使用微影(lithography)及蚀刻制程图案化材料层，以形成多个微电子元件(microelectroniccomponents)在半导体晶圆上或半导体晶圆中，而所述微电子元件是例如晶体管、二极管、电阻器及/或电容器。

半导体产业是通过最小特征尺寸的持续缩减，以持续改善微电子元件的集成密度(integration density)，其是允许更多的元件整合到一给定区域(given area)。发展出具有较小覆盖区(footprints)的较小封装结构，以封装所述半导体元件。举例来说，在试图进一步增加半导体元件的密度中，是已经探讨具有堆叠二或更多微电子元件的三维(3D)集成电路。此等堆叠可能产生内部应力，且可能造成裂缝(cracks)在封装的元件中，或者是损伤封装的元件。因此，期望发展出解决上述挑战的改进。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体结构。该半导体结构包括一基底，具有一第一表面以及一第二表面，该第二表面相对该第一表面设置；一第一介电层，设置在该基底的该第一表面上；一第二介电层，设置在该基底的该第二表面上；一导电通孔，延伸经过该基底，且部分经过该第一介电层与该第二介电层；一第三介电层，设置在该第二介电层内，并围绕该导电通孔的一部分；以及一凸块垫，设置在该第三介电层与该导电通孔上；其中该第三介电层的一介电常数大致不同于该第二介电层的一介电常数。

在本公开的一些实施例中，该第三介电层的该介电常数大致小于该第二介电层的该介电常数。

在本公开的一些实施例中，该第三介电层的该介电常数大致小于或等于2.5。

在本公开的一些实施例中，该第二介电层的该介电常数大致大于3。

在本公开的一些实施例中，该第三介电层的一硬度大致小于该第二介电层的一硬度。

在本公开的一些实施例中，该第三介电层为有机，且该第二介电层为非有机。

在本公开的一些实施例中，该第三介电层包含聚酰亚胺(polyimides，PI)、聚四氟乙烯(polytetrafluoroethene，PTFE)、苯并环丁烯(benzocyclobutene，BCB)、聚对二恶唑苯(polybenzobisoxazole，PBO)或聚合物(polymer)。