[发明专利]一种I型栅的MOS器件及其制备方法

说明书

本发明公开了一种I型栅的MOS器件及其制备方法，其包括：N型衬底，P型阱区，N型轻掺杂区，P型重掺杂源/漏极区，N型重掺杂源/漏极区，高K绝缘区，栅极多晶硅区，栅极电极，第一源/漏极电极和第二源/漏极电极；其中N型衬底的中间设有I型栅结构，N型衬底的上表面和下表面都设有P型阱区，P型阱区是以N型衬底的中心线上下对称，P型阱区上都设有N型轻掺杂区，N型轻掺杂区上都设有N型重掺杂源/漏极区，N型重掺杂源/漏极区连接有P型重掺杂源/漏极区；I型栅结构包括高K绝缘区和栅极多晶硅区，高K绝缘区上设有栅极多晶硅区，所述栅极多晶硅区上设有栅极电极，N/P型重掺杂源/漏极区上设有源/漏极电极。

技术领域

本发明涉及半导体功率技术领域，具体涉及一种I型栅的MOS器件及其制备方法。

背景技术

功率半导体器件是任何电子系统不可缺少的电子器件，其主要应用在各种电源和驱动负载上。随着功率半导体器件的更新换代，新型功率半导体器件逐渐向实现节能、节材、环保和微型化等效益方面发展。

目前，传统的MOS器件有平面型MOS器件、槽栅型MOS器件、分裂栅型MOS器件和超结MOS器件。传统平面型VDMOS存在JFET区域，拥有JFET颈区电阻，会使沟道电阻所占比例明显增大；传统槽栅VDMOS可以消除传统平面栅VDMOS中存在的JFET区域，增大了器件的沟道密度，降低了器件的比导通电阻，但传统的槽栅VDMOS具有很大的栅漏交叠电容，影响了器件的电学性能；因此为了降低栅漏电容、改善槽栅VDMOS的电学性能，分裂栅结构被提出；传统的超结MOS器件虽然导通速度快和开关损耗低等优点被广泛关注，但传统的超结MOS器件具有较大的栅沟道导通电阻；以上传统的MOS器件都是由一个整体栅极实现一个器件的运行，使得器件的结构单一。

碳化硅材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。

因此，亟待一种I型栅的MOS器件，可以实现一个栅极驱动两个MOS器件。

发明内容

本发明所要解决的技术问题是：提供一种I型栅的MOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备；采用I型栅结构，可以实现一个栅极驱动两个MOS沟道的导通和截止；采用MOS器件的上、下源/漏电极，可以实现MOS器件的纵向工作；采用N型轻掺杂区，可以降低MOS器件的比导通电阻；采用高K绝缘区，可以提高MOS器件的耐压性能；采用I型栅结构两侧的MOS不同的掺杂浓度，可以实现同一栅极驱动不同MOS器件。

为了解决上述技术问题，本发明的技术方案具体如下：

一种I型栅的MOS器件，所述器件包括：N型衬底，第一P型阱区，第二P型阱区，第一N型轻掺杂区，第二N型轻掺杂区，第一P型重掺杂源/漏极区，第二P型重掺杂源/漏极区，第一N型重掺杂源/漏极区，第二N型重掺杂源/漏极区，高K绝缘区，栅极多晶硅区，栅极电极，第一源/漏极电极和第二源/漏极电极；

进一步地，所述N型衬底的中间设有I型栅结构，所述N型衬底的上表面和下表面都设有所述第一P型阱区和第二P型阱区，所述第一P型阱区是以所述N型衬底的中心线上下对称，所述第二P型阱区是以所述N型衬底的中心线上下对称，所述第一P型阱区和第二P型阱区与所述I型栅结构相接触，且所述第一P型阱区和第二P型阱区分别设置在所述I型栅结构的两侧，所述第一P型阱区上都设有所述第一N型轻掺杂区，所述第二P型阱区都设有所述第二N型轻掺杂区，所述第一N型轻掺杂区上都设有所述第一N型重掺杂源/漏极区，所述第一N型重掺杂源/漏极区在远离所述I型栅结构的一侧连接有第一P型重掺杂源/漏极区，所述第二N型轻掺杂区上都设有所述第二N型重掺杂源/漏极区，所述第二N型重掺杂源/漏极区在远离所述I型栅结构的一侧连接有第二P型重掺杂源/漏极区。