[发明专利]基于深P阱工艺的非易失性存储器结构

权利要求书

1.一个非易失性存储器装置，包含：至少一个非易失性存储单元，构建在一个P型衬底上，其中每个非易失性存储单元包含：

一个深N阱，位于所述P型衬底中，

一个深P阱，位于所述深N阱上，

一个N阱和一个P阱，位于所述深P阱中；

一个PMOS浮栅晶体管和一个PMOS选择晶体管相邻并串联，位于所述N阱中，其中所述浮栅晶体管包含一个浮栅及其下面的浮栅氧化物，所述选择晶体管包含一个选择栅及其下面的选择栅氧化物；

一个NMOS电容位于所述P阱中，其中该NMOS电容包含一个位于P阱中的N掺杂区及其上方的NMOS栅氧化物；

所述浮栅包含多晶硅栅极，该多晶硅栅极覆在所述PMOS浮栅晶体管的浮栅氧化物上，并延伸覆盖在NMOS栅氧化物上。

2.如权利要求1所述的非易失性存储器装置，其中所述NMOS电容中的N掺杂区的内部上方，包裹有一个N⁺耦合区，该N⁺耦合区的上表面不与NMOS栅氧化物的下表面交叠，该N⁺耦合区的下表面与P阱之间被N掺杂区隔开。

3.如权利要求2所述的非易失性存储器装置，其中所述NMOS电容中的N掺杂区的上表面交叠NMOS栅氧化物下表面的一部分。

4.如权利要求1所述的非易失性存储器装置，其中所述N掺杂区内的掺杂离子浓度自上而下降低。

5.如权利要求4所述的非易失性存储器装置，其中所述NMOS电容中的N掺杂区的上表面交叠NMOS栅氧化物下表面的全部。

6.如权利要求1-5中任一项所述的非易失性存储器装置，其中所述PMOS浮栅晶体管内的栅氧化物的面积比NMOS电容内的栅氧化物的面积大。

7.如权利要求1-5中任一项所述的非易失性存储器装置，它还包含控制栅，其中该控制栅由所述NMOS电容的下极板组成，所述下极板为电容内N掺杂区的上表面。

8.如权利要求1-5中任一项所述的非易失性存储器装置，其中所述的非易失性存储单元排列成多行和多列，其中：所述存储单元的NMOS电容全部位于一个合并的P阱内，所述存储单元的PMOS浮栅晶体管和PMOS选择晶体管全部位于一个合并的N阱内，所述存储单元全部位于一个合并的深P阱内。

9.如权利要求8所述的非易失性存储器装置，该存储器装置还包含：

位线，所述位线连接至一列存储单元中每个存储单元的PMOS选择晶体管的一个极，该极未与浮栅晶体管进行串联耦合；

公共线，连接至一列存储单元中每个存储单元的PMOS浮栅晶体管的一个极，该极未与选择晶体管进行串联耦合；

字线，连接至一行存储单元中每个存储单元的PMOS选择晶体管的选择栅；和

控制线，连接至一行存储单元中每个存储单元的NMOS电容的N⁺耦合区域，在没有N⁺耦合区存在的情形下，连接至NMOS电容的N掺杂区上表面。

10.如权利要求9所述的非易失性存储器装置，其中每个存储单元中的选择晶体管的源极耦合到浮栅晶体管的漏极，所述位线连接至一列存储单元中每个存储单元的PMOS选择晶体管的漏极，所述公共线连接至一列存储单元中每个存储单元的PMOS浮栅晶体管的源极。