[发明专利]一种层次化保护装置

说明书

本发明公开了一种层次化保护装置，包括电源板卡，用于为开入开出板卡、PCIe高速采集板卡及CPU板卡供电；开入开出板卡，与PCIe高速采集板卡电连接，包括开入模块和开出模块；开入模块用于装置检修及远方状态的硬压板输入，开出模块用于装置失电、故障告警空状态的输出；PCIe高速采集板卡，用于SV、GOOSE数据的编码、解码及站域广域保护计算；其中，PCIe高速采集板卡包括计算单元、PCRAM存储器及FPGA；PCRAM存储器包括重要数据保存区和计算模型存储区；CPU板卡，用于接收PCIe高速采集板卡发送的SV/GOOSE数据，并通过SDH与其他站域保护进行交互。本发明能够在发生故障时防止重要数据的丢失，并支持复杂算法在PCRAM计算模型存储区中迭代更新，具有存算一体的优点。

技术领域

本发明涉及电网保护和控制技术领域，具体涉及一种层次化保护装置。

背景技术

随着电力系统广域互联的不断发展，利用广域测量系统进行数据和信息采集，以实现层次化继电保护功能已逐渐成为未来的发展趋势。层次化继电保护功能可以实现对故障精准定位和快速切除，构成电力系统层次化保护体系。当前，层次化保护体系可分为广域保护、站域保护和就地保护。随着各级电网的不断发展，其网络结构和潮流流向日趋复杂，给保护的定值整定、时间配合造成很大困难，因此层次化保护装置中站域广域保护算法的复杂度也再不断增加。

其中，针对站域保护或广域保护算法的处理方式，现有技术通常会采用两种，第一种是将算法直接烧写在处理器中，由处理器进行保护算法的计算，但这种方式会受限于处理器计算速度与容量的大小，难以支撑复杂算法的计算；另一种是将算法直接烧写在FLASH中，由FPGA从FLASH读取算法后计算，但使用该方法时FLASH写入速度慢，通常只能进行固定模型的算法计算，难以支持复杂算法模型的计算和迭代更新。

发明内容

本发明的目的在于提供一种层次化保护装置，以解决现有技术中层次化保护装置难以支持复杂算法模型计算的技术问题。

为了克服上述现有技术中的缺陷，本发明提供了一种层次化保护装置，包括：

电源板卡，用于为开入开出板卡、PCIe高速采集板卡及CPU板卡供电；

所述开入开出板卡，与所述PCIe高速采集板卡电连接，包括开入模块和开出模块；所述开入模块用于装置检修及远方状态的硬压板输入，所述开出模块用于装置失电、故障告警空状态的输出；

所述PCIe高速采集板卡，用于SV、GOOSE数据的编码、解码及站域广域保护计算；其中，所述PCIe高速采集板卡包括计算单元、PCRAM存储器及FPGA；所述PCRAM存储器包括重要数据保存区和计算模型存储区；

所述CPU板卡，用于接收所述PCIe高速采集板卡发送的SV/GOOSE数据，并通过SDH与其他站域保护进行交互。

进一步地，所述计算模型存储区用于存储及更新计算模型，所述更新计算模型包括MCU根据所述FPGA调用所述PCRAM存储器的计算模型的计算结果进行判断；若判断结果为执行参数修改，则由所述FPGA执行；若判断结果为执行模型修正，则由所述MCU通过所述FPGA的并口对所述计算模型进行修正，并使所述FPGA载入修正后的模型。

进一步地，所述PCIe高速采集板卡的数量至少为两个，且两个或多个所述PCIe高速采集板卡之间通过LVDS总线进行通信。

进一步地，所述电源板卡，还用于将220V或110V交直流输入电源转换为24V和5V电源为所述开入开出板卡、所述PCIe高速采集板卡及所述CPU板卡供电。

进一步地，所述计算单元采用T3-四核A7芯片。

进一步地，所述CPU板卡采用X86架构CPU板，且采用多核Intel CPU及Linux操作系统。