[发明专利]一种基于FPGA的数据传输方法与装置

权利要求书

1.一种基于FPGA的数据传输方法，其特征在于，所述方法包括：

当缓存的数据达到预设数量时，向数据处理器发送数据待处理通知；

接收所述数据处理器根据所述数据待处理通知发送的数据传输参数；

根据所述数据传输参数向所述数据处理器的第一内存空间传输数据；

当向所述第一内存空间传输数据完成时，向所述数据处理器的第二内存空间传输数据，并向所述数据处理器发送数据传输完成通知，以用于所述数据处理器根据所述数据传输完成通知读取所述第一内存空间内的所述数据。

2.根据权利要求1所述的方法，其特征在于，所述数据传输完成通知包括类型信息；在所述向所述数据处理器发送数据传输完成通知后，所述方法还包括：

接收所述数据处理器发送的响应消息，所述响应消息是所述数据处理器判断所述数据传输完成通知的类型信息为数据传输完成类型时生成的消息；

所述向所述数据处理器的第二内存空间传输数据，包括：

在接收到所述数据处理器的所述响应消息时，向所述数据处理器的第二内存空间传输数据。

3.根据权利要求1所述的方法，其特征在于，所述向所述数据处理器的第二内存空间传输数据，包括：

在向数据处理器的第二内存空间传输数据的过程中，接收到所述数据处理器发送的响应消息时，停止向所述数据处理器的第二内存空间传输数据，并向所述数据处理器发送回复消息；其中，所述响应消息是所述数据处理器判断所述数据传输完成通知的类型信息为数据传输完成类型时生成的消息；

在向所述数据处理器发送回复消息完成时，继续向所述数据处理器的第二内存空间传输数据。

4.根据权利要求1所述的方法，其特征在于，在所述当缓存的数据达到预设数量时，向数据处理器发送数据待处理通知之前，所述方法还包括：

对接收到的待传输的数据进行缓存，所述缓存为采用基于FPGA处理器内部构建的先进先出FIFO进行缓存和/或采用外设的双倍速率DDR进行缓存。

5.根据权利要求1所述的方法，其特征在于，所述当缓存的数据达到预设数量时，向数据处理器发送数据待处理通知，包括：

在FPGA处理器中的缓存器模块存储数据达到预设数量时，通过所述FPGA处理器中的PCIE接口向所述数据处理器发送所述数据待处理通知。

6.一种基于FPGA的数据传输装置，其特征在于，所述装置包括FPGA处理器，所述FPGA处理器包括PCIE模块和缓存器模块；

所述PCIE模块，用于当缓存的数据达到预设数量时，向数据处理器发送数据待处理通知；

所述PCIE模块，还用于接收所述数据处理器根据所述数据待处理通知发送的数据传输参数；

所述PCIE模块，还用于根据所述数据传输参数向所述数据处理器的第一内存空间传输数据；

所述PCIE模块，还用于当向所述第一内存空间传输数据完成时，向所述数据处理器的第二内存空间传输数据，并向所述数据处理器发送数据传输完成通知，以用于所述数据处理器根据所述数据传输完成通知读取所述第一内存空间内的所述数据。

7.根据权利要求6所述的装置，其特征在于，所述PCIE模块还用于：

接收所述数据处理器发送的响应消息，所述响应消息是所述数据处理器判断所述数据传输完成通知的类型信息为数据传输完成类型时生成的消息；

所述PCIE模块向所述数据处理器的第二内存空间传输数据，包括：

在接收到所述数据处理器的所述响应消息时，所述PCIE模块向所述数据处理器的第二内存空间传输数据。

8.根据权利要求6所述的装置，其特征在于，所述PCIE模块还用于：

在向数据处理器的第二内存空间传输数据的过程中，接收到所述数据处理器发送的响应消息时，停止向所述数据处理器的第二内存空间传输数据，并向所述数据处理器发送回复消息；其中，所述响应消息是所述数据处理器判断所述数据传输完成通知的类型信息为数据传输完成类型时生成的消息；

在向所述数据处理器发送回复消息完成时，继续向所述数据处理器的第二内存空间传输数据。