[发明专利]一种基于FPGA的数据传输方法与装置

说明书

本发明实施例提供了一种基于FPGA的数据传输方法与装置。缓存器数据达到预设数量时，向数据处理器发送数据待处理通知，接收数据处理器根据数据待处理通知发送的数据传输参数，数据传输参数包括数据传输长度和数据传输首地址，根据数据传输长度和数据传输首地址向数据处理器的第一内存空间传输数据，当向第一内存空间传输数据完成时，向数据处理器的第二内存空间传输数据，并向数据处理器发送数据传输完成通知，以用于数据处理器根据数据传输完成通知读取第一内存空间内的数据。能够提高PCIE IP核带宽利用率，满足高速数据传输的需求。

技术领域

本发明属于信号与信息处理领域，尤其涉及一种基于FPGA的数据传输方法与装置。

背景技术

在信号与信息处理领域，数据采集技术发挥着至关重要的作用，而高速数据传输技术是数据采集系统中的关键部分。高速串行计算机扩展总线(Peripheral ComponentInterconnect Express，PCIE)在高速数据采集和传输系统中具有显著的优势，基于现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)实现PCIE IP核，采用高速直接存储器访问(Direct Memory Access，DMA)控制器传输方式，实现了FPGA板卡与其他处理器之间的通信，满足了实时采集、高速传输数据的要求。但是现有的基于FPGA实现PCIE IP核数据传输系统PCIE IP核带宽利用率较低，只能满足部分低速数据传输需求，无法满足较高或高速数据传输的需求。

发明内容

本发明实施例提供一种缓存系统及方法，能够提高PCIE IP核带宽利用率，满足高速数据传输的需求。

第一方面，本发明实施例提供一种基于FPGA的数据传输方法，方法包括：

当缓存的数据达到预设数量时，向数据处理器发送数据待处理通知；

接收数据处理器根据数据待处理通知发送的数据传输参数；

根据数据传输参数向数据处理器的第一内存空间传输数据；

当向第一内存空间传输数据完成时，向数据处理器的第二内存空间传输数据，并向数据处理器发送数据传输完成通知，以用于数据处理器根据数据传输完成通知读取第一内存空间内的数据。

在一种可选的实施方式中，数据传输完成通知包括类型信息；在向数据处理器发送数据传输完成通知后方法还包括：

接收数据处理器发送的响应消息，响应消息是数据处理器判断数据传输完成通知的类型信息为数据传输完成类型时生成的消息；

向数据处理器的第二内存空间传输数据，包括：

在接收到数据处理器的响应消息时，向数据处理器的第二内存空间传输数据。

在一种可选的实施方式中，向数据处理器的第二内存空间传输数据，包括：

在向数据处理器的第二内存空间传输数据的过程中，接收到数据处理器发送的响应消息时，停止向数据处理器的第二内存空间传输数据，并向数据处理器发送回复消息；其中，响应消息是数据处理器判断数据传输完成通知的类型信息为数据传输完成类型时生成的消息；

在向数据处理器发送回复消息完成时，继续向数据处理器的第二内存空间传输数据。

在一种可选的实施方式中，方法在当缓存的数据达到预设数量时，向数据处理器发送数据待处理通知之前，还包括：对接收到的待传输的数据进行缓存，缓存为采用基于FPGA内部构建的FIFO进行缓存和/或采用外设的DDR进行缓存。

在一种可选的实施方式中，当缓存的数据达到预设数量时，向数据处理器发送数据待处理通知，包括：

在FPGA处理器中的缓存器模块存储数据达到预设数量时，通过FPGA处理器中的PCIE接口向数据处理器发送数据待处理通知。