[发明专利]一种电压检测电路

权利要求书

1.一种电压检测电路，其特征在于，其包括：

带隙基准电压产生电路，其用于产生带隙基准电压BG，其包括运算放大器OP、双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3和双极型晶体管Q4，第一电流源I1和第二电流源I2，

第一分压电路，其基于受检输入电压产生第一检测电压；

第二分压电路，其基于所述受检输入电压产生第二检测电压；

第一比较器Comp1，其第一输入端接收所述带隙基准电压BG，其第二输入端接收所述第一检测电压；

第二比较器Comp2，其第二输入端接收所述带隙基准电压BG，其第一输入端接收所述第二检测电压，

所述带隙基准电压产生电路还包括电阻R1、R2和R3，

第一电流源I1给双极型晶体管Q1提供电流，

第二电流源I2给双极型晶体管Q2提供电流，

电阻R1连接于连接节点BG和连接节点A之间，

电阻R2连接于连接节点BG和连接节点E之间，

所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述连接节点E相连，

电阻R3连接于所述连接节点B和连接节点A之间，所述连接节点B连接至双极型晶体管Q3，

连接节点E连接至双极型晶体管Q4；

双极型晶体管Q1和双极型晶体管Q3层叠，双极型晶体管Q2和双极型晶体管Q4层叠，使得电阻R3上的压差等于(Vbe2-Vbe1)+(Vbe4-Vbe3)，其中Vbe2为双极型晶体管Q2的基极-发射极压差，Vbe1为双极型晶体管Q1的基极-发射极压差，Vbe3为双极型晶体管Q3的基极-发射极压差，Vbe4为双极型晶体管Q4的基极-发射极压差。

2.根据权利要求1所述的电压检测电路，其特征在于，

所述带隙基准电压产生电路还包括MOS晶体管MP1，

所述MOS晶体管MP1的第一连接端与输入电压端VIN相连，其控制端与运算放大器OP的输出端相连，其第二连接端与连接节点BG相连；所述双极型晶体管Q3的第一连接端与所述连接节点B相连，其第二连接端接地，其控制端与所述连接节点G相连；所述第一电流源I1的输入端与所述输入电压端VIN相连，其输出端与所述连接节点G相连；所述双极型晶体管Q1的第一连接端与所述连接节点G相连，其第二连接端和其控制端均接地；所述双极型晶体管Q4的第一连接端与连接节点E相连，其第二连接端接地，其控制端与连接节点F相连；所述第二电流源I2的输入端与所述输入电压端VIN相连，其输出端与所述连接节点F相连；所述双极型晶体管Q2的第一连接端与所述连接节点F相连，其第二连接端和其控制端均接地，

其中，所述连接节点BG上的电压为带隙基准电压BG。

3.根据权利要求2所述的电压检测电路，其特征在于，

所述输入电压端VIN的电压为电芯电压；

所述输入电压端VIN的电压被称为受检输入电压，

所述MOS晶体管MP1为PMOS晶体管，所述MOS晶体管MP1的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。

4.根据权利要求2所述的电压检测电路，其特征在于，

所述双极型晶体管Q1、Q2、Q3和Q4为PNP双极型晶体管，所述双极型晶体管Q1、Q2、Q3和Q4的第一连接端、第二连接端和控制端分别为所述PNP双极型晶体管的发射极、集电极和基极；

所述双极型晶体管Q1的发射极面积大于所述双极型晶体管Q2的发射极面积，所述双极型晶体管Q3的发射极面积大于所述双极型晶体管Q4的发射极面积。